## McDermott Will&Emery

Boston Brussels Chicago Düsseldorf London Los Angeles Miami Milan Munich New York Orange County Rome San Diego Silicon Valley Washington, D.C.

**FACSIMILE** 

Date:

September 14, 2007

Time Sent:

To:

Company:

Facsimile No:

Telephone No:

Ms. Karen Creasy

USPTO - Petitions Branch

571-273-0025

From:

Michael E. Fogarty

Direct Phone:

202,756,8372

E-Mail:

mfogarty@mwe.com

Direct Fax:

202.756.8087

Sent By:

Constance Collins

Direct Phone:

202.756.8659

Client/Matter/Tkpr:

060188-0780

Original to Follow by Mail:

Nσ

Number of Pages, Including Cover:

Re:

Application Serial No.: 10/797,245

Group Art Unit: 2838 Allowed: June 18, 2007

## Message:

This is a Petition under 37 C.F.R. 1.313(c) for the withdrawal of this application from issue.

## PLEASE CONFIRM RECEIPT BY RETURN FACSIMILE THANK-YOU.

The information contained in this facsimile message is legally privileged and confidential information intended only for the use of the individual or entity named above. If the reader of this message is not the intended recipient, you are hereby notified that any dissemination, distribution, or copy of this facsimile is strictly prohibited. If you have received this facsimile in error, please notify us immediately by telephone and return the original message to us at the below address by mail. Thank you.

IF YOU DO NOT RECEIVE ALL OF THE PAGES, PLEASE CALL CONSTANCE COLLINS AS SOON AS POSSIBLE.

Main Facsimile: 202.756.8087

Facsimile Operator: 202,756,8090

U.S. practice conducted through McDermott Will & Emery LLP. 600 Thirteenth Street, N.W.

Washington, D.C. 20005-3096

Telephone: 202.756.8000

WO 03:027998

PCT/JP02/19668

<u>ئ</u>و

R、G、Bの画案で異ならせることが好ましい。各色の画案でEL材料が異なり、このEL材料の立ち上がり電圧などに差異があるためであるRGBの各面素で、EL材料に適応して、もっとも最適な期間を設定する。なお、実施例において、この期間は1H以上5H以下にするとしたが、黒挿入(黒荷面を巻き込む)を主とする駆動方式では、5H以上であってもよいことは言うまでもない。なお、この期間が長いほご、画案の異表示状態に复好となる。

もし、プログラム電流1wが0 (A) であれば、トランジスタ I 1 a は第33四 (a) に示す電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、第33回 (b) に示す状態で自の表示の電流プログラムを行う場合であって、各画森の駆動用トランジスタの特性バラツキが発生しているときでも、黒表示状態のオフセット電圧から電流値にプログラムを完全に行うことができる。したがって、目標の電流値にプログラムされる時間が増稠に応じて等しくなる。そのため、トランジスタ ご 1 a の特性バラツキによる階調誤差がなく、良好な画像の表表を実現できる。

第33図(p)に示す状態の電荷プログラミング後、第33図(c)に図示するように、トランジスタ11b~・ランジスタ11cとをオフン、トランジスタ11cをオンさせて、駆動用トランジスタ11aから

WO 03/027999

PCT/JP02/09669

8

のプログラム電流1vv(=1e)をEL森子15に流し、EL森子15を発光させる。第33図(c)に関しても、第1図などで以前に説明をしたので解細に省路する。

うまり、買33回で説明した駆動方式(リセット駆動)は、駆動用トランジスタ 11 a と E L 兼子: 5間とを切断(電逆が流れない状盤)し、かつ、駆動用トランジスタのドレイン(D) 端子とゲート(G) 端子(もじくはソース(S) 端子とゲート(G) 端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G) 端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G) 端子を含む2端子)との間をショートする第1の動作と、前記動作の後、駆動用トランジスタに電流(塩した)プログラムを行う第2の動作とを実施するものである。そして、少なくとも第2の動作に質1の動作後に行うちのである。なお、リセット配動を実施するためには、第32回の構成のように、トランジスタ110とトランジスタ:10とトランジスタ:10ととを独立に高質で含まるように、構成しておかねばならない。

5 画像表示状態は(もし、瞬時的な変化が链察できるのであれば)、まず、電流プログラムを行われる画素行は、リセット状態(黒表示状態) になり、1円後に電流プログラムが行われる(この時も黒表示状態である,トランジスタ11 dがオフだからである,ト次に、EL素子15に電流が供給され、画案行は所定母度(プログラムされた電流)で発光30寸る,つまり、画面の上から下方向に、黒表示の画素行が移動し、この画案行が通りすぎた位置で国像が審き換わっていくように見えるはずである。なお、リセット後、1円後に電流プログラムを行うとしたがこの期間は、5円程度以内としてもよい、第33図(a)に示すリセットが完全に行われるのに比較的長時間を必要とするからである。もし、この期間を5日とすれば、5画案行が黒表示(電光プログラムの画条行もこの

また、リセット栄盛は1画崇行ずつ行うことに限定するものではなく、複数国幸行ずつ同時にリセット状態にしてもよい。また、複数国幸行ず

PCTJP0209664

つ同時にリセット状態にし、かつオーバーラップしながら走査してもよい。たとえば、4 監条行を同時にリセットするのであれば、第1の水平 高強期間(1.単位)に、固条行(1)(2)(3)(4)をリセット状態にし、次の第2の水平走登期隔に、固条行(3)(4)(5)(6)をリセット状態にし、さらに次の第3の水平走査期間に、画条行(5)(6)をリセット状態にし、さらに次の第3の水平走査期間に、画条行(5)(6)(7)(8)をリセット状態にする。また、次の第4の水平走査期間に、画条行(7)(8)(9)(10)を1セット状態にするという駆動状態が例示される。なお、当然、第33因(b)、第33因(c)に示す駆動状態が例示される。なお、当然、第33因(b)、第33因(c)に示す駆動状態を開まるのに示す駆動状態を開まるのに示す駆動状態を開まるがに示す犯数状態と同期して実施される。また、1 画面の画表すべてを同時にあるいは走査状態でリセット状態

10

はない,たとえば、鹵染列方向にリセット駆動を実施してもよいことに言うまでのない。 20 なお、第33図に示すリセット駆動は、本発明の7倍パルス駆動かび

20 なお、第33回に示すリセット超動は、本発明のN倍パルス駆動など と組み合わせること、インターレース駆動と組み合わせることによりさ らに良好な画像表示を実現できる。特に第22回に示す様成は、間欠N / K倍パルス駆動 (1 画面に点灯筒域を複数数ける駆動方法である。こ の駆動方法は、ゲート信号線17 bを創御し、トランジスタ11 dをオ 25 ンオフ動作させることにより容易に実現できる。このことは以前に説明 をした。)を容易に実現できるので、フリッカの発生もなく、良好な画 像表示を真現できる。これは、第22回に示した構成あるいはその変形 構成のすぐれた特徴である。また、色の駆動方法、たとえば、以降の超

WO 03/02/1998

PCT/JP02/09668

明する逆パイアス胚動方式、ブリチャージ駆動方式、突き抜け亀圧駆動方式などと組み合わせることによりさらに優れた画像表示を実現できることは置うまでもない。以上のように、本発明と同様にリセット駆動も本明細書の他の臭施倒と組み合わせて実施することができることは習うまでもない。

第34図はリセット駆動を集現する表示柱置の構成図である。ゲートドライバ12gは、第32図におけるゲート信号線17gによびゲート信号線17bにオンオフ電圧を印加することによりトランジスタ11bがオンオフ制御される。また、ゲート10信号線27bにオンオフ創御される。サートリロがオンオフ制御される。また、ゲートロがオンオフ制御される。サートドライバ12bは、第32図におけるゲート信号線17cにオンオフ電圧を印加することによりトランジスタ11cがオンオフ制御される。

にしてから、第33図(5)、(c)に示す駆動を実施してもよいこと は書うまでもない, また、インターレース幇動状態(1 画案行あるいは

2

複数画茶行の飛び舷し走査)で、リセット状態(1 画英行あるいは複数

画案行飛び越し)にしてもよいことは言うまでもない。また、ランダムのリセット状態を実施してもよい。また、本発明のリセット駆動の鉱明

2

は、画紫仟を操作する方式である(つまり、画面の上下方向の制御する)。 しかし、リセット駆動の概念は、制御方向が国家行に限定されるもので

20 どは、以前に説明したものと同一または類似するため説明を省路する。 第35図はリセット駆動のタイミングチャートである。ゲート信号線 17aにオン亀圧を印加し、トランジスタ11つをオンさせ、駆動用トランジスタ11aをリセットしている時には、ゲート信号線17bには オフ電圧を印加し、トランジスタ11dをオフ状態にしている。したが カフ電圧を印加し、トランジスタ11dをオフ状態にしている。したが 第35図に示すタイミングチャートでは、リセット時間は2日 (ゲート信号線1.7 aにオン電圧が印加され、トランジスタ1.1 bがオンす

WO 03/027998

PCT:JP02.09668

また、リセットが低めて高速に行える場合は、リセット時間は1 H未満 る)としているが、これに限定するものではない。2H以上でもよい。 であってもよい。また、リセット期間を何日期間にするかはゲートドラ たとえば、ST端そに入力するDATAを2H期間の間Hレベルとすれ ば、各ゲート摺母線17aから出力されるリセット期間は2尺期間とな る。同様に、ST鴎子に入力するDATAを5H期間の間Hレベルとす れば、各ゲート信号線:78から出力されるリセット斯間は5日期間と イバ12に入力するDATA(ST)パルス期間で容易に変更できる

一ス個号線18に印加されたプログラム電売!wがトランジスタ11 オン電圧が印加される。トランジスタ11cがオンすることにより、ソ 1 H期間のリセット後、画案行 (1) のゲート信号換17 c (1) に、 cを介して駆動用トランジスタ11aに酱き込まれる。

電流プログラム後、 画楽行(1)のゲート信号線17cにオフ電圧が 印加され、トランジスタ11cがオフし、画森がソース信号後18と劣 り離される。同時に、ゲート信号線174にもオフ電圧が印加され、駱 動用トランジスタ 1 1aのリセット状態が保消される(なお、この斯闘 は、りセット状態と表現するよりも、電液プログラム状態と表現する方 トランジスタ11dがオンして、駆動用トランジスタ11aにプログラ が適切である)。 また、ゲート信号後17bにはオン竜圧が印加され、 ムされた電波が51 ※子15 に流れる,なお,画来行 (2) 以降につい ても、画業行(1)と同様であり、また、第35図からその動作は明ら かであるから説明を省路する。 5 ន

8

第35図において、リセット期間は1H期間であった。第36図はリ セット期間を5Hとした実施例である。リセット期間を向H専間にする かはゲートドライパ12に入力するDATA(ST)パルス期間で容易 に変更できる。第36図ではゲートドライパ12aのST1増そに入力 するDATAを5H期間の間Hレベルとし、各ゲート信号線17gから 12

WO 03:027998

PCT/JP02/09668

æ

出力されるリセット期間を5H期間とした実統例である。リセット期間 は、長いほど、りセットが完全に行われ、艮好な異表示を奥現できる。 しかし、いセット期間の割合分だけ表示解度が低下することになる

第36図はリセット期間を5Hとした実施例であった。また、このリ セット状態は連続状態であった。しかし、リセット状態は連続して行う ことに潑定されるものではない。たとえば、各ゲート信号線:7gから 出力される倡号を1月ごとにオンオフ動作させてもよい。このようにオ ンオフ動作させるのは、シフトレジスタの出力段に形成されたイネーブ ル回路(図示せず)を操作することにより容易に実現できる。また、ゲ ートドライバ 1.2 に入力するDATA(ST)バルスを配貨することで 容易に実現できる。 2

第34図に示す回路構成では、ゲートドライバ12aは少なくとも2 ドライバ12aの回路気換が大きくなるという顕明があった。第37図 このシフトレジスタ回路(1 つはゲート信号後 1 7 a の制御用、他の 1 つはゲート信号線17bの制御用)が必要であった。そのため、ゲート 第37図に示す回路を動作させた出力個号のタイミングチャートは第 はゲートドライバ12aのシフトレジスタを1つにした奥筋例である。 第35凶と第37図とはゲートドライ パ12a.12bから出力されているゲート信号線17の記号が異な 35図に示すようになる。なお、 ているので注意が必要である。 12

第37図に示す構成にはOR回路371が付加されていることから 明らかであるが、各ゲート信号線:7aの出力は、シフトレジス夕回路 7cはシフトレジスタ回路61aの出力がそのまま出力される。したが ート作号線Ⅰ7aからはオン電圧が出力される,一方、ゲート信号線**1** 6:εの前段出力とのORをとって出力される。つまり、2日期間、 **って、1月期間の間、オン電圧が印加される。** S

されているとき、固奏16(1)のゲート信号線17cにオン鶴圧が出 たとえば、シフトレジスタ回路61aの2番目にHレベル信号が出力

2

WO 03/027998

に、画案16 (2)のゲート倡号線17aにもオン電圧が出力され、 力され、画案16 (1)が電流(亀圧)プログラムの状態となる。 昇16 (2) のトランジスタ115がオン状態となり、 の駆動用トランジスタ118がリセットされる

- トランジスタ11aがリセットされる。つまり、2日期間、ゲート信号 れているとき、酒茶16(2)のゲート信号線17cにオン亀圧が出力 阿城] 段17gからはオン塩圧が出力され、ゲート信号換17cに1H期間 シフトレジスタ回路6 Laの3番目にHレベル信号が出力 され、画楽16(2)が電前(電圧)プログラムの状態とたる,同時に、 6 (3) トランジスタ 1 1 b がオン伏筋となり、函数 1 6 (3) 回案16(3)のゲート信号線17aにもオン電圧が出力され、 オン電圧が出力される。 同祭に、 'n 무
- ジスタ116よりもあとからオフ状盤にする必要がある。 そのためには とが同時にオン状盤となる(第33図(b))ため、非プログラム状態 11つよりも先にオフ状態となると、第33図(b)のリシット状態と なってしまう,これを防止するためには、トランジスタ11cをトラン ゲート個号像178がゲート信号袋17cよりも先にオン電圧が印加 プログラム状態のときは、トランジスタ11bとトランジスタ11c (第33図 (c)) に移行する際、トランジスタ11cがトランジスタ されるように制御する必要がある。

12

以上の実施例は、第32図(基本的には第1図)に示す画素構成に関 第38図に示すようなカレントミラーの画案構成であっても する実施例であった。しかし、本発明はこれに限定されるものではない。 実施することができる。なお、第38図ではトランジスタ118をオン オフ制御することにより、第13図、第15図などで図示するN倍バル ス駆動を奥現できる。第39図は第38図のカレントミラーの画茶構成 での実筋例の説明堅である。以下、第39翌を参照しながら、カレント 一の画来構成におけるリセット駆動方式について説明をする たとえば、 恕

WO 03/02/998

PCT/JP02:09668

PCT/JP02/09668

第39図(a)に図示するように、トランジスタ11c、トランジス タ11 eをオフ状館にし、トランジスタ11 dをオン状態にする。する ト (G) 増子とはショート状態となり、図に示すように電流しらが洗れ と、電流プログラム用トランジスタ11bのドレイン(D)端子とゲー

- 画像設示をおこなっているから当然である。 で客預プログラムされ、電流を洗す能力がある(ゲート電位はコンデン でトランジスタ1;eをオフ状態とし、トランジスタ11dをオン状態 トランジスタ 1 1 bは 1 つ前のフィールド (フレーム) 毎日は出れない)。 完全な黒表示を行っている場合、 サニ9に1F期間保持され、 5. 一般的口、
  - そのため、トランジスタ11aのゲート (G) 端子とドレイン (D) 採 子とが同一電位となり、トランジスタ11aはリセット (電流を流さな い状態)になる。また、駆動用トランジスタ11bのゲート (G) 端子 は電流プログラム用トランジスタ11aのゲート(G)端子と共通であ 向に流れる(ゲート(G)編子とドレイン(D)端子がショートされる)。 にすれば、駆動電流 I bがトランジスタ 1 1 a のゲート (G) 2 2
- このトランジスタ118、トランジスタ11bのリセット状態 (電流 るから、駆動用トランジスタ11bもリセット状態となる。
- 戒さない状態) は、第51図などで説明する電圧オフセットキャンセ ラ方式のオフセット電圧を保持した状態と等価である。 つまり、第39 図(a)の状態では、コンデンサ19の端子間には、オフセット臨圧(韞 **術が流れ始める開始電圧。この電圧の絶対値以上の電圧を印加すること** により、トランジスタ11に電流が流れる)が保持されていることにな る。このオフセット電圧位トランジスタ11a、トランジスタ11bの 特性に応じて異なる電圧値となる。したがって、第39図(a)の動作 ន
  - 3、トランジスタ11bが電流を流さない(つまり、黒表示電流(ほと を実施することにより、各画衆のコンデンサ19にはトランジスタ11 かどのに等しい)) 状態が保存されることになるのである (電前が流れ 始める関始電圧にリセットされる) 路

ಜ

WO 02/02/1998

PCT:/JP02;09668

8

なお、第39図 (a) におかても第33図 (a) と同様に、リセット の突肱時間を長くするほど、1b亀流が流れ、コンデンサ19の梯子亀 王が小さくなる頃向がある。したがって、第39図(ε)の実施時間は 図(ε)の実筋時間は、1月以上10日(10水平走査期間)以下とす 6 8 8 ことが好ましい。さらには1日以上5日以下にすることが好ましい。 あるいは、20gsec以上2msec以下とすることが好ましい。 固定値にする必要がある。発明者等の実験ねよび検討によれば、 のことは第33図に示す慰動方式でも回復である。 第33図(a)も同僚であるが、第39図(a)に示すリセット状態 と、第39図(5)に示す電流プログラム状態とを同期をとって行う場 合は、第39図(a)に示す!1セット状態から、第39図(b)に示す い (固定値にされている) 。つまり、第33図 (a) あるいは第39図 昆流ブログラム状盤までの期間が固定値(一定値)となるから問題はた に示す電値プログラム状態までの期間が、1.H以上10H (この水平走 査期間) 以下となることが好ましい、さらには1H以上5H以下にする ことが好ましいのである。あるいは、20μ s e c 以上2mse c 以下 ジスタ11が完全にオフ状態となり、今度は電流をプログラムするのに (ε)に示すりセット状態から、第33塁 (5) あるいは第39囚 (1) とすることが好ましいのである。この期間が短いと駆動用トランジスタ 1.1が完全にリセットされない。また、あまりにも長いと駆動用トラン 画面 30の海底も低下する。 長時間を要するようになる。また、 2 9 尽

15

**つまり、ソースドライバ** 電放1wを電前プログラム用トランジスタ11aに就す。このプログ 図(b)はトランジスタ11c、トランジスタ11dをオンさせ、トラ の状態 ム電流1wが流れるように、駆動用トランジスタ11bのゲ ンジスタ11eをオフさせた状態を示している。第39図(4) 第39図(a)を実施後、第39図(b)に示す状態にする。 1 4からプログラム電流 1 wを出力(あるいは吸収)し、 は、電流プログラムを行っている状態である。

FU 03:027998

PCT/JP02/09668

(G) 旅子の亀位やコンデンサー9に設定するのである。

トランジ スタ1! b ii 第33図(a)の電流を消さない状態が保持されたままと で白表示 各国茶の慇釣用トランジスタの特性バ 黒表示状態のオフセット電圧 (各駆動用トラ コグラムを完全に行う、したがって、目際の電流値にプログラムされる トランジスタ11 aあるい はトランジスタ11bの特性パラツキによる階間誤差がなく、良好な画 ンジスタの特性に応じて設定された亀茂が流れる開始電圧)から電流プ 第39图(P) (黒表示)であれば、 良好な黒表示を実現できる。また、 時間が階関にあじて等しくなる。そのため、 もし、プログラム電流 I wがり (A) の電流プコグラムを行う場合は、 ラツキが発生していても、 象表示を実現できる, おかむか. 2

に数示する ように、トランジスタ11cとトランジスタ11dとをオフし、トラン ジスタ 1 1 e をオンさせて、駆動用トランジスタ 1 1 b からのプログラ A體烷Ⅰw(=le)をEL寮子15に流し、E廴案子15を発光させ 第398 (c) 第39図(b)の亀流プログラミング後、

熙鄭用 トランジスタ11aあるいはトランジスタ115とEL素子15との 間を切断(電売が流れない状態。トランジスタ116あるいはトランジ る。 美39区(c)に関しても、以前に説明をしたので詳細は省略する。 第33図、第39囚で艶明した駆動方式 (リセッド駆動) は、

- スタ1:dで行う) し、かつ、慇懃用トランジスタのドレイン (D) 端 さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含 トランジスタに電流(電圧)プログラムを行う第2の動作とを実施する ものである。そして、少なくとも第2の動作は第1の動作後に行うもの 既勢年 子とゲート (G) 端子 (もしくはソース (S) 崩ぞとゲート (G) 端子、 む2端子)との間をショートする第1の動作と、前記動作の後、 প্ত 엃
- である。なお、第1の動作における駆動用トランジスタ11sあるいは トランジスタ115cE1条子15との間を切断するという動作は、必 ずしも必須の条件ではない。もし、第1の動作における駆動用 トランジ

ĸ

PCT/JP02/09668

アレイのトランジスタ特性を検討して決定する ラツキが発生する程度で済む場合があるからである。これは、作扱した との間をショートする第1の動作を行っても多少のリセット状態のパ せずに、駆動用トランジスタのドレイン(D)端子とゲート(G)端子 スタ11aあるいはトランジスタ11bとEL桒子15との間を切断

タ11bをリセットする駆動方法であった。 ジスタ11aをリセットすることにより、結果として駆動用トランジス 第39圏に示すカシントミラーの画素構成は、電流プログラムトラン

5 ö 行う第2の動作とを実照するものである。そして、少なくとも第2の動 作は第1の動作後に行うものである; 動作の後、臨航プログラム用トランジスタに電流(電圧)プログラムを ト(G)端子を含む2場子)との間をショートする第1の動作と、前記 のゲート(G)端子を含む2歳子、あるいは駆動用トランジスタのゲー る必要はない。したがって、電流プログラム用トランジスタ aのドレノ は、必ずしも駆動用トランジスタ115とEL索子15との間を切断す (G)焼子、さらに一般的に表現すれば鶴流プログラム用トランジスタ 第 3 9 図に示すカレントミラーの箇票構成において、リセット状態で (D) 萌子とゲート (G) 粽子 (もしくはソース (S) 粽子とゲート

8 わっていくように見えるはずである。 **具表示の回来行が移動し、この画来行が通りすぎた位置で画像が畬き段** になり、所定H後に電流プログラムが行われる。 画面の上から下方向に ず、電流プログラムを行われる酉菜行は、リセット状態(異表示状態) 画像表示伏態は(もし、解房的な変化が観察できるのであれば)、 ま

얾 とができる。第43図は磐圧プログラムの画崇々点におけるリセット駆 が、本発明のリセット駆動は電圧プログラムの菌素構成にも適用するこ 第43図の画案構成では、駆動用トランジスタ11aをリセット動作 を実施するための本発明の函案構成(パネル構成)の説明図である。 以上の実施例は、電流プログラムの画茶構成を中心として説明をした

WO 03/02799

PCT/JP02/09669

リセット駆動方式について説明をする。 第44図を参照しながら、電圧プログラムの画素構成における本発明の aとの電流経路を切断するトランジスタ11dが形成されている。以下 の間をショートさせる。また、EL 来子15と 駆動用トランジスタ11 駆動用トランジスタ 1·1 aのゲート(G) 端子とドレイン(D) 猴子と にオン電圧が印加されることにより、トランジスタ1leがオンし、 せるためのトランジスタ11eが形成されている。ゲート信号線17

8 動作を実施する。 あるいは第39図で説明したように、HD同期信号に同断して、最初に ランジスタ11aに電銃を流しておく。その後、崩ら4匁(a)に示す ໝ)になる。なお、トランジスタ11gをリセットする前に、第33図 位となり、鬼動用トランジスタ11aはリセット(電流を流さない状 トランジスタ11dをオンさせ、トランジスタ1leをオフさせて、ト ランジスタ I I a のゲート(G)端子とドレイン(D)様子とが同一館 ショート状態となり、図に示すように電流15が流れる。そのため、ト 動用トランジスタ1:aのドレイン(D)端子とゲート(G)端子とは タLLdとをオフ状態にし、トランジスタLLeをオン状態にする,駆 第44図(a)に図示するように、トランシスタ11bとトランシス

ដ

8 れ始める開始電圧にリセットされる) , とんどのに等しい)) 状態が保持されることになるのである(電流が流 駆動用 トランジスタ I l a が電流を流さない(つまり、黒表示電流(ほ 図(a)の状態では、コンデンサi9の端子間には、オフセット電圧(リ トランジスタ11aの特性に応じて異なる電圧値となる。つまり、第4 セット電圧)が保持されていることになる。このリセット電圧は虧断用 ラ方式のオフセット電圧を保持した状態と等価である。つまり、 を流さない状態)は、第41図などで説明した電圧オフセットキャンセ このトランジスタ11a、トランジスタ11bのリセット状態(電流 (a)の動作を実施することにより、各国案のコンデンサ 1.9 には

8

PC1/JP02,09668

76

また、ゲート信号線17 e は前段の画案行のゲート信号線17 a c 共 選にしておくことが好ましい、つまり、ゲート信号線17 e と前段の百 10 素行のゲート信号線17 a とをショート状態で形成する。この構成を前 段ゲート制御方式と呼ぶ。なお、前段ゲート制御方式とは、着目直素行 より少なくとも1日前以上に選択される 医素行のゲート情母後形を 用いるものである。したがって、1 画案行前に限定されるものではない。 たとえば、2 画案行前のゲート信号線の信号は形を用いて着目画案行の 15 駆動用トランジスタ11aのリセットを実施してもよい。

前段ゲート部物方式をさらに具体的に記載すれば以下のようになる。 着目する画路行を(N) 画条行とし、そのゲート信号線をゲート信号領 17e(N) ゲート信号線17a(N)とする,1H前に選択される 前段の画幕行を(N-1)画券行とし、そのゲート信号線をゲート信号 20 線17e(N-1)、ゲート信号線17a(N-1)とする。また、着 目画条行の次の1H後に選択される画案行を(N-1)画条行とし、そ のゲート信号線をゲート信号級17e(N+1)、ゲート信号線27c (N+1)とする。

第(N-1)H期間では、第(N-1)宣素行のゲート指导終17 g (N-1)にオン電圧が印加されると、第(N) 回案行のゲート暗导線17 e (N) にもオン電圧が印加される・ゲート信号線17 e (N) と前ショート状態で形成対段の回案行のゲート信号線17 a (N-1)とがショート状態で形成されているからである。したがって、第(N-1)回薬行の画系のトラ

WO 03/027998

PCT/JP02/09668

26

ンジスタ I l b (N-1) がオンし、ソース信号線 1 8 の鶴圧が駆動用トランジスタ I l a (N-1) のゲート (G) 端子に替き込まれる。同時に、第(N) 回発行の回集のトランジスタ I l e (N) がオンし、駆動用トランジスタ I z e (N) のゲート (G) 端子とドレイン (D) 端 5 子との間がショートされ、駆動用トランジスタ I l e (N) がりセットされる。

第 (N-1) H 期間の次の第 (N) 財配では、第 (N) 画条行のゲート信号線17a (N) にオン電圧が印加されると、第 (N+1) 画案行のグート信号線17e (N+1) にもオン電圧が印加される。したがっ10 て、第 (N) 国素行の画素のトランジスタ115 (N) がオンし、ソース信号線18に印加されている電圧が駆動用トランジスタ11a (N)のゲート (G) 端子に香き込まれる。同時に、第 (N+1) 回素行の画素のトランジスタ11e (N+1) がオンし、駆動用トランジスタ11 a (N) はインショーは、トされ、駆動用トランジスタ11a (N+1) がソセットされる。

20 スタ 1 1 b (N+1) がオンし、ソース信号領18に印加されている電 Eが駆動用トランジスタ 1 1 a (N+1)のゲート (G) 端子に替き込 まれる。同時に、第(N+2) 画条行の画索のトランジスタ 1 1 e (N +2) がオンし、駆動用トランジスタ : 1 a (N+2)のゲート (G) 端子とドレイン (D) 楽子との間がショートされ、駆動用トランジスタ 25 1 1 a (N+2) がソセットされる。

以上の本発明の前段ゲート制御方式では、1日期間、駆動用トランジスタ11aはリセットされ、その後、電圧(電流)プログラムが実施される。

第33図(a)も同様であるが、第44図(a)のリセット状態と、第44図(b)の亀圧プログラム状態とを同期をとって行う場合は、第44図(b)の単セット状態から、第44図(b)の電流プログラム状態までの期間が固定値(一定値)となるから問題はない(固定値にされている)。この期間が短いと駆動用トランジスタ11が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ11aが完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面12の煇度も低下する。

8 8 ಕ 5 間に応じて等しくなる。そのため、トランジスター;aの特性パラツキ を完全に行う,したがって、目標の電流値にプログラムされる時間が陰 の特性に応じて設定された電流が流れる開始電圧)から電圧プログラム 発生していても、黒表示状態のオフセット電圧(各駆動用トランジスタ ログラムを行う場合は、各國衆の駆動用トランジスタの特性パラツキが e は不要である。このことは以前に説明をしたので、説明を省略する。 より容易に実現できる)を実施する必要がなければ、トランジスタ! 』 る。この駆動方法は、トランジスタ11eをオンオフ動作させることに 間欠N/K倍パルス駆動(1 函面に点灯領域を複数設ける駆動方法であ どのN倍パルス駆動などと組み合わせること、あるいは以上のような 11 dを必ずしもオフさせる必要はない。また、第13図、第15図な なお、電圧プログラム方式の場合は、電圧プログラム寺にトランジスタ ジスタ11aのゲート(G) 端子の亀位をコンデンサ19に設定する)。 歎用トランジスタ!!aのゲート(G) 埼子に舂き込む(風動用トラン スドライバ14からプログラム電圧を出力し、このプログラム電圧を履 に示す状態は、電圧プログラムを行っている状態である。つまり、リー 1eとトランジスタ11dとをオフさせた失額である,第44図(5) 第43図に示す構成あるいは第44図の駆動方法で白表示の電圧プ 第44図(a)に示す状態を実施後、第44図(b)に示す尖盤にす 第44図(b)はトランジスタ!l bをオンさせ、トランジスタ l

\$662T0/TD O.A.

PCT/JP02/09668

9

による猪類誤差がなく、良好な画像表示を実現できる。

類44図(b)に示す電流プログラミング後、第44図(c)に図示するように、トランジスタ11bをオフし、トランジスタ11dをオンさせて、駆動用トランジスタ11aからのプログラム臨版をEL来子15に流し、EL素子15を発光させる。

以上のように、第43図の電圧プログラムにおける本発明のリセット駆動は、まず、HD同期信号に同期して、最初にトランジスタ11dをオンさせ、トランジスタ11aに電流を流す第1の動作と、トランジスタ11aのドレイン(D)端子とゲート係し、かつ、駆動用トランジスタ11aのドレイン(D)端子とゲート(G) 端子(もしくはソース(S) 粽子とゲート(G) 端子(もしくはソース(S) 粽子とゲート(G) 端子(もしくはソース(S) 粽子とゲート(G) 端子で含む2端子)との間をショートする第2の動作と、前記動作の後、駆動用トランジスタ11aに電圧プログラムを行う第3の動作とを実施するものである。

5

以上の実施例では、駆動用トランジスタ案子112 (第1図の層案構成の場合)から31案子15に流す電流を制御するのに、トランジスタ11dをオンオフさせて行う。トランジスタ11dをオンオフさせるためには、ゲート信号繰17bを走査する必要があり、走査のためには、20シフトレジスタ61(ゲート回路12)が必要となる。1か1、シフ、

Б

シフトレジスタ61(ゲート回路12)が必要となる。しかし、シフトレジスタ61は規模が大きく、ゲート信号級175の制御にシフトレジスタ61を用いたのでは狭額級化できない。第40図を参照して説明する方式は、この課題を解決するものである。

なお、本発明は、主として第1図などに図示する電硫プログラムの画素構成を例示して説明をするが、これに限定するものではなく、第38図などで説明した他の電流プログラム構成(カレントミラーの画素構成)であっても適用できることはいうまでもない。また、プロックでオンオフする技術的概念は、第41図などの電圧プログラムの画素構成で

않

WO 03:027998

PCTvJP02:09668

8

て説明する逆パイアス電压を印加する方式とも組み合わせることがで あっても適用できることは含うまでもない。また、本発明は、EL 奈子 15に流れる電流を間欠にする方式であるから、第50図なごを参照し きることは言うまでもない。以上のように、本発明は他の実施例と組み **今わせて実施することができる。** 

まず、脱明を容 くはシリコンチップのゲートドライバ12を基板11に積載したとじ て説明をする。また、ソースドライバ」4ねよびソース信号線18は図 **易にするため、ゲートドライパ12は基板11に直接形成したか、** 第40図はプロック駆動方式の実施例を示している。 面が煩雑になるため省略する

第40図において、ゲート信号後17aぱゲートドライバ12と倭稜 されている。一方、各画第のゲート信号袋11bは点灯制節線401と 接続されている。第40図では4本のゲート信号線17bがミつの点灯 耐御線401と接続されている。 ここでは4本のゲート信号祭17bをまとめて1つのブロック としているがこれに潑定されるものではなく、それ以上であってもよい ことは言うまでもない,一般的に表示質媒50は少なくとも.5以上に分 割することが好ましい。さらに好ましくは、10以上に分割することが 好ましい,さらには,20以上に分割することが好ましい,分割数が少 点灯側箔線401の本数が多くなり、制御線401のレイアウトが困避 ないと、フリッカが見え易くなる。一方、あまりにも分割数が多いと、 t 8, 2 ន

したがって、QCIF表示パネルの場合は、軽直走査蘇の本数が22 る必要があり、好ましくは、220/10=11以上でプロック化する 必要がある。ただし、奇数行と偶数行とで2つのプロック化を行った場 0本であるから、少なくとも、220/5=44本以上でプロック化す 合は、低フレームレートでも比較的フリッカの発生が少ないため、2つ のブロック化で十分の場合がある。

WO 0.4027998

PCT:JP02/19668

8

第40図の実筋例では、点灯問箔線40:a.401b、401c、 40 しくはオフ亀圧(Vgh)を印加し、プロックごとにEL菜子15に流 401d、…、401nと順次、オン電圧(V81)を印加するか、 れる電流をオンオフさせる。

- 1 こがクロスすることがない。したがって、ゲート信号線17bと点灯 怠御殺401とがショートするといった久陥は発生しない。また、ゲー **点灯刷所破く 0 1 からゲート信号線 1 7 b 剛を見たときの容量付加が** ト個号領17bと点灯影響301とが容量結合することがないため、 なお、第40因の実施例では、ゲート信号線17bと点灯制御機4 極めて小さい。したがって、点灯制塑像401を驅動しやすい。 2
  - **選択された名画茶のトランジスタ116、11cはオンレて、ソース信** ゲートドライバ12にはゲート信号終17Eが接続されている,ゲー ト信号約173にオン電圧を印加することにより、高兼行が選択され、 号線18に印加された電流(電圧)を各画家のコンデンサ19に ブログ ラムする, 一方、ゲート信号線17bは各画森のトランジスタ11dの ゲート(G)端子と母袂されている。したがって、点灯剖御像401に オン電圧(Vgl)が印加されたとき、駆動用トランジスタ11aと L 奏子 1 5 との電流経路を形成し、逆にオフ電圧(V g h) たときは、EL菸子15のアノード端子をオープンにする。 2
- なお、点灯気御袋401に印加するオンオフ電圧の前物タイミングと ゲートドライバ12がゲート信号線17aに出力する固条行選択電圧 (Vg1) のタイミングとは1水平走査クロック(1H)に同期してい ることが好ましい。しかし、これに限定するものではない。 ន
  - 点灯制御鎖401に年加する借身は単に、EL券子15への鑑成をオ ータと同期がとれている必要もない。点灯制筑線401に印加する信号 は、各画森16のコンデンサ19にプログラムされた電流を創御するも ンオフさせるだけである。また、ソースドライバ14が出力する画像デ のだからである。したがって、必ずしも、画茶行の選択信号と同期がと 23

유

:2

16

PCTATP02AU9668

れている必要はない。また、同期する場合であってもクロックは11日信号に限定されるものではなく、1/2Hでも、1/4Hであってもよい、第38回に図示したカレントミラーの画条構成の場合であっても、ゲート信号第17bを点灯前省3401に体税することにより、トランジもスク11eをオンオフ制領できる。したがって、ブロック駆動を実現できる。

なお、第32図において、ゲート信号線17aを点灯制御線401に 接続し、リセットを実施すれば、プロック駆勁を実現できる。この場合、 本発明のプロック駆動は、1つの制御線で、複数の直派行を同時に非点 灯(あるいは黒表示)とする駆動方法となる。

2

以上の実施例は、1 国業行ごとに1本の選択画案行を配置(形成)する構成であった。本発明は、これに限定するものではなく、複数の国業行で1本の選択ゲート信号線を配置(形成)してもよい。

第41因はその実施例である。なお、説明を容易にするため、画茶構成は第1因の場合を主として例示して説明をする。第41因において、ゲート信号線17mは3つの画素(16R、16G、16B)を同時に選択する。なお、Rの記号とは赤色の国業関連を意味し、Gの記号とは報色の画案関連を意味し、Bの記号とは背色の画装関連を意味するものとする。

12

20 したがって、ゲート信号線17aの選択により、画家16R、画來16Gおよび画案10Bが同時に選択されデータ醫を込み状態となる。画案16Rはソース信号線18Rからデータをコンデンサ19Rに書き込み、画来16Gはソース信号線18Gからデータをコンデンサ19Gに審き込む。画来16Bはソース信号線18Bからデータをコンデンサ2Bに書き込む。画来16Bはソース信号線18Bからデータをコンデンサ2Bに書き込む。

画录16Rのトランジスタ11dはゲート帽号線17bRに接信されている。また、画楽16Gのトランジスタ11dはゲート信号線17bGに後続され、画条16Bのトランジスタ11dはゲート信号線17

WO 03/027998

PCT/JPU2/09668

H

b B に接続されている。したがって、画楽16RのE L 菜子15R、画 乗16GのE L 素子15G、 同案16BのE L 菜子15B はそれぞれ独 立してオンオフ制句することができる。つまり、E L 菜子15R、E L 菜子15G、E L 新子15B はゲート指号像17bR、17bG、17 5 b B をそれぞれ制御することにより、点だ時間、点灯周期を固別に制御 することができる。

この勤作を実現するたむには、第6図に示す構成において、ゲート信号級17 aを走査するシフトレジスク回路51と、ゲート信号級17 b Rを走査するシフトレジスク回路61と、ゲート信号級17 b Gを走査10 するシフトレジスク回路61と、ゲート信号級17 b Bを走査するシフトレジスク回路61と、ゲート信号級17 b Bを走査するシフトレジスク回路61にの4つを形成(配置)することが適別である。

なお、ソース信号線18に所定電流のN倍の電流を描すことにより、 E1票子15に所定電流のN倍の電流を1/Nの期間形すとしたが、実 所上はこれを実現できない。実際にはゲート信号線17に印加した信号 15 パルスがコンデンサ19に突き抜け、コンデンサ19に所望の電圧値 (電流値)を設定できないからである。一般的にコンデンサ19には所 望の電圧値(電流値)よりも低い電圧値(電流値)が設定される。たと えば、10倍の電流値を設定するように駆動しても、5倍程度の電流し かコンデンサ19には設定されない。たとえば、バ=10としても実際

20 にEL素子15に流れる電流はN=5の場合と同一となる。したがって、本発明はN倍の電流値を設定し、N倍に比例したあるいは対応する電流とをEL素子15に流れるように駆動する方法である。もしくは、所望値よりも大きい電流をEL素子15にパルス状に印加する駆動方法である。

35 また、所望値より電流(そのまま、EL茶子15に連続して電流を流すと所望輝度よりも高くなるような電流)を駆動用トランジスタ11a(第1図を例示する場合)に電流(電圧)プログラムを行い、EL菸子15に流れる電流を間欠にすることにより、所望のEL茶子の発光輝度

WO DAW2799B

PCTVJP02/09669

8

を得るものである。

なお、このコンデンサ:9への突き抜けたよる模骸回路は、ソースド ライバ14内に導入する。この事項については後ほど既明をする。

また、第1図などのスイッチングトランジスタ11b.11cなどは N.チャンネルで形成することが好ましい。コンデンサ19への突き抜け 電圧が低波するからである。また、コンデンナ19のオフリークも減少 するため、10H2以下の低いフレームレートにも適用できるようにな

また、画発構成によっては、突き抜け電圧がEL莠子15に流れる電 流を増加させる方向に作用する場合は、白ピーク電流が増加し、画像表 示のコントラスト感が増加する。したがって、良好な画像表示を実現で 2

逆に、第1回のスイッチングトランジスタ11b、11cをPチャン ネルにすることにより突き抜けを発生させて、より開表示を良好にする 方法も有効である,この場合、Pチャンネルトランジスタ11 bをオフ にするときはVBh鶴圧となる。そのため、コンデンサ19の端子電圧 がVdd剛に少しシフトする,これにより、トランジスタ11aのゲー ト(G)端子電圧は上昇し、より良好な異表示となる。また、第1路調 表示とする電流値を大きくすることができるため (階類1までピー定の ペース電流を消すことができる)、 電流プログラム方式で蟄き込み電点 不足を軽減できる。 2 R

その他、ゲート倡号額11aとトランジスタi1aのゲート(G) 端 子との間に殯極的にコンデンサ」95を形成し、突き抜け電圧を増加さ せる構成も有効である(第42図(a)を参照)、このコンデンサ19 うの容量は正規のコンデンサ!9aの容量の1/50以上1/10以 下にすることが好ましい。この値は1/40以上1/15以下とするこ とが好ましい。もしくはトランジスタ11bのソースーゲート (ソース ードレイン(SG)もしくはゲートードレイン(GD))容量の1倍以

WO 03/027998

PCT/JP0209668

8

**上10倍以下にする。さらに好ましくは、SG容量の2倍以上6倍以下** にすることが弁ましむ。なお、コンデンサ19bは、コンデンサ19a の一方の端子 (トランジスタ11aのゲート (G) 端子) とトランジス タ11dのソース(S) 気子との間に形成または配置してもよい。この 場合も容量などは先に説明した値と同様である。

大障度の白ラスター時)のゲート(G) 祥子竜圧 V w を黒表示での電流 とする) は、電荷保存用のコンデンサ19aの容量 (容量とCa(p F) とする)と、トランジスタ11aの白ピーク電売時(画像表示で表示最 突き抜け電圧発生用のコンデンサ!9ちの容量(容量をCb(pF) を流す(基本地には電流は0である,つまり、画像表示で開表示の場合) 10

の条件を満足させることが好ましい,なお、IVw-Vblとは、駆動 用トランジスタの白表示時の常子館圧と黒表示時の斧子電圧との差の Ca/ (8Cb) ときのゲート(G) 減子電圧Vbとが関連する。これらの関係は、 ۷ĭ Ca/(200Cb) ≤ ; Vw-Vb

絶対値である (つまり、変化する電圧幅) さらに好ましくは、

13

Ca/(10Cb) ΜI | w - v b | の条件を満足させることが好ましい。 Ca/(100Cb)

- ともダブルゲート以上にする。また、好ましくは、トリブルゲート以上 にする, さらに好ましくは、4ゲート以上にする. そして、トランジス トランジスタ11bはPチャンネルにし、このPチャンネルは少なく 容量(トランジスタがオンしているときの容量)の1倍以上10倍以下 タ11らのソース-ゲート(SGもしくはゲート-ドレイン(GD)) のコンデンナを並列に珍珠または配置することが好ましい。 ន
  - ト旬号終17aまたは17bとトランジスタ11aのゲート(G)燐子 成でも有効である。たとえば、第42図(b)に図示するようなカレン トミラーの画楽構成において、突き抜けを発生させるコンデンサをゲー なお、以上の事項は、第1因に示す画表構成だけでなく、 23

ধ্ব

NO 03/027998

PCT7.JP02:09468 ≅ との間に配置または形成する。 スイッチングトランジスタ11cのパテ ヤンネルはダブルゲート以上とする。もしくはスイッチングトランジス タミ1c.i1dをPチャンネルとし、トリブルゲート以上とする。

c と駆動用トランジスタ11aのゲート(G)増子との間に突き抜け電 グトランジスタ11cはトリブルゲートQ.上とする。突き核け電圧発生 囚に示す電圧プログラムの構成にあっては、ゲート信号線17 圧発生用のコンデンサ19cを形成または配置する。また、スイッチン 用のコンデンサ19 c はトランジスタ 1 1 c の ×レイン (D) 端子 (コ ンデンサ19b側〉とゲート信号換17aとの間に配置してもよい。ま 突き抜け電圧発生用のコンデンサ19cはトランジスタ11aのゲ 突き抜け電圧発生用のコンデンサ19cはトランジスタ11cのドン 一ト (G) 燐子とゲート信号模17a≥の間に配置してもよい, また, イン (D) 端子 (コンデンサ19b側) とゲート信号線17cとの間 配置してもよい。 ξ 2

用のトランジスタ11cまたは11dのソースーゲート容量をCc また、電荷保持用のコンデンサ19aの容量をCaとひ、スイッチン (突き抜け用のコンデンサがある場合には、その容盤を加えた値)とし、 ゲート信号袋に印加される高電圧信号を(Vgh)とし、ゲート信号線 に印加される低電圧信号を(V. 8.1)とした場合、以下の条件を敞足す るように構成することにより、良好な異表示を実現できる。 9 ន

VI (Vgh-Vgl) x (Cc/Ca) VI 0.05(V) (Z)

ن

また、以下の条件を満足させることが好ましい。

M (Vgh-Vg1) × (Cc/Ca) ۷I 0. 1 (V) 5 (2)

以上の事項は第43図などに示す画条構成にも有効である。第43図 に示す電圧プログラムの国条構成では、トランジスタ11aのゲート (G) 増子とゲート信号線17aとの間に突き抜け電圧発生用のコンデ

NO 03/027998

PCTiJP02/09668

<u>20</u>

ンサ190を形成または配置する。

のソース配像およびゲート配像で形成する。ただし、トランジスタ11 ら、実用上は明確にトランジスタと分離できない構成となる場合がある 6 / b umで形成することが多い。ここでWとLとの比を大きくするこ とも突き抜け亀圧用のコンデンサ、9bを構成することになる。例えば、 容まし なお、突き抜け電圧を発生させるコンデンサ:9 b は、トランジスタ のソース帰を広げて、ゲート信号線17と重ねて形成する構成であるか また、スイッチングトランジスタ11b、11c(第1図の構成の場 月のコンデンサ19bを構成する方式も本発明の範疇である。 スイッチ ングトランジスタ11b. 11cはチャンネル幅ポノチャンネル長L= W:Lの比を2:1以上20:1以下にする構成が例示される。 を必要以上に大きく形成することにより、見かけ上、 9 유

**幕子15の圏動電前が異なるためである。また、EL業子15のカット** オフ電圧が異なるためである。そのため、EL衆子15の駆動用トラン ジスタ 1 1 a のゲート (G) 端子にプロゲラムする電圧 (鵯流) が異な らせる。たとえば、Rの画条のコンテンサ11bRを0.02pFとシ G, BOSEL また、突き抜け電圧用のコンデンサ19bは、画案が変闘するR、G、 くは、W:Lの比を3:1以上10:1以下にするここがよい。 Bで大きさ(容量)を変化させることが好ましい。R、 2

の国家のコンデンサ11bBを0.025pFとするなどである。この 025piとする。また、Rの画奈のコンデンサ11bRをり、02p Fとした場合、Gの画案のコンデンサ11bGと0.03pFとし、B G、Bの画条ごとにコンデンサ115の容量を変化させる ことのよりオフセットの駆動電流をRGBごとに関整することができ 5. したがって、RGBのそれぞれにおける黒表示レベルを最適値にす た場合, 恤の色(G、Bの直染)のコンデンサミ1bG、11bBを0 ように、R、 ន 恕

以上では、突き抜け電圧発生用のコンデンサ19bの容園を変化させ

ることができる。

絽

WO 03/02/998

뎚

突き抜け電圧は、保持用のコンデンサ19 2 と突き抜け電 **モ発生用のコンデンサ19bとの容量の档対的なものである,したがっ** のではない,したがって、保持用コンデンサ19aの容量を変化させて もよい, たとえば、Rの画舞のコンデンサニ1aRを1.0pFとした 場合、Gの国系のコンデンサ11aGと1.2pFとし、Bの国条のコ ンデンサ11883.9pFとするなどである。このとき、突き抜け 用コンデンサ195の容量は、R. G、Bで共通の値とする, したがっ て、本発明は、保侍用のコンデンサ19aと突き抜け竜圧発生用のニン デンサ19bとの容鼠どについて、R、G、Bの画奈のうち、少なくと の容量と突き抜け電圧発生用のコンデンサ19bとの容録との両方を も1つを他と異なら亡たものである。なお、梁ÞFFのコンデンサ198 て、コンデンサ!9bをR、G、Bの画案で変化することに限定する B回報で変化させてもよい。 るとしたが、 R. G. 40 9

また、面面50の左右で突き抜け館圧用のコンデンサ19もの容量を15変化させてもよい。ゲートドライバ12に近い位置にある画券16は信号供給側に配置されているので、ゲート信号の立ち上がりが速い(スルーレートが高いからである)ため、突き抜け館圧が大きくなる。ゲート信号線17の端に配置(形成)されている画素は、信号波形が鈍っている (ゲート信号線17 には容量があるためである)。ゲート信号の立ちの上がりが違い(スルーレートが遅い)ので、突き抜け電圧がかさくなるためである。したがって、ゲートドライバ12との接続順に近い画素15の突き抜け電圧用コンデンサ19bを小さくする。また、ゲート信号線17の増はコンデンサ19bを大きくする。また、ゲート信号線17の増はコンデンサ19bを大きくする。また、ゲート信号

発生する突き枝に電圧は、保棒用コンデンサン9aと突き抜け電圧発生用のコンデンサ19bとの容量比で決定される。したがって、画面の左右で突き抜け電圧発生用のコンデンサ19bの大きさを変化させるとしているが、これに限定されるわけではない。突き抜け電圧発生用の

WO 03.027998

PCTIJPII2/09/68

PCT/JP02/09668

₫

コンデンサ196は画面の左右で一定にし、電荷保持用のコンデンサ1983の容置を画面の左右で変化させてもよい。また、突き抜け電圧発生用のコンデンサ195の容量と、電荷保持用のコンデンサ193の容量との両方を画面の左右で変化ささてもよいことは含うまでもない。

5 本発明のN 倍パルス駆動には、E こ条子15に印加する電流が線時的ではあるが、往来と比較して、N 倍大きいという問題がある。電流が大きいととし、基子の寿命を低下させる場合がある。この課題を解決するためには、E L 案子15において、電子はS 極 (カソード) より電子的 ある。E L 業子15において、電子はS 極 (カソード) より電子 前送間に注注 入されると 同時に正礼も陽極(アノード)かう正孔喰送履に注入される。往入された電子、正孔は印放電界により対極に移動する。その頃、有機 層中にトラップされたり、発光層界面でのエネルギー準位の差によりキャリアが審積されたりする。

有機層中に空間電产が蓄積されると分子が酸化もいくは遺元され、生15 成されたラジカル酸イオン分子もしくペラジカル陽イオン分子が不安定であることで、滅質の低下により輝度の低下および定電液駆動時の駆動電圧の上昇を招くことが知られている。これを防ぐために、一何としてデバイス構造を変化させ、逆方向電圧を印加している。

逆パイアス電圧が印加されると、逆方向電荷が印加されることになる 20 ため、注入された電子及び正孔がそれぞれ陰極及び陽橋へ引き抜かれる。 これにより、有機層中の空間電荷形成を解消し、分子の電気化学的劣化 を抑えることで乗命を長くすることが可能となる。

第45 図は、逆パイプス電圧VmおよびEL茶子」5の端子電圧の変化を示している。ここで端子電圧とは、SL菜子」5 に定格電流を印加25 したときの電圧である、第45 図は2L菜子」5 に前す電流が電流密度 100 A / 平方メーターの場合を示しているが、第45 図に示される領向は、電流密度50~100 A / 平方メーターの場合とほとんど差がなかった。したがって、広い範囲の電流密度で適用できると推定される。

23

WO 03,027998

58

PCT:JP02:199668

機軸は初期のEL素子:5の端子亀圧に対して、2503時間後の端 子電圧との比を表している。たとえば、経過時間の時間において、電流 密度100A/平方メーターの電流の印加したときの端子電圧を8 (A) とし、倭過時間2500時間において、電抗密度100A/平方 メーターの電流の印加したときの端子電圧を10(V)とすれば、 電圧比は、10/8=1.25である。

14

0H2(とくに60Hzに意味はないが)で、逆パイアス電圧Vmを印 検軸は、逆パイアス電圧Vmと1周期に逆パイアス電圧を印加した時 過時間 0 時間において、磐疣密度100A/平方メーターの亀流を印加 したときの端子電圧(定格端子電圧)を8(N)とし、逆パイアス電圧 Vmを3(V)とすれば、|逆パイアス亀圧×:1|/〈定格端子電圧 加した時間が1/2(半分)であれば、(1=0.5である。また、 間 t 1の積に対する定格端子電圧V 0の比を表している。たとえば、 5) = 1 $x + 2 = |-8|(v) \times 0. = |/(8|(v) \times 0.$ 2 9

第45図によれば、:逆パイアス電圧×1.1 / (定格塔子電圧×1 2)が1.0以上で端子電圧比の変化はなくなる(初期の定格端子電圧 から変化しない)。 逆バイアス電圧 N EDの印加による効果がよく発通さ が1.75以上で端子電圧比は増加する傾向にある。したがって、一逆 うに逆パイアス電圧でmの大きさおよび印加時間と 1.1(もしくは 6.2) れている。しかし、一逆パイアス電圧×111/(定格端子電圧×:2) バイアス電圧×t11/ (定格端子電圧×t2) が1. 0以上になるよ 逆パイアス電圧×11|/ (定格端子電圧×12) が1. 75以下に なるように逆バイアス電圧Vmの大きさおよび印加時間比(1などを あるいはし1とし2との比略)を決定するとよい,また、好ましくは、 決定するとよい。 প্ল

ន

交互に印加する必要がある。第16図に示す場合において、サンプルA ただし、パイアス駆動を行う場合は、逆パイアスVmと定格電流と

WO 03/02/998

PCT:JP02A09668

ŁBとの単位時間あたりの平均輝度を等しくしようとすると、逆パイア ス電圧を印加するときは、印加しないときこ比較して興時的には高い電 流を掻す必要がある。そのため、逆パイアス亀匠 V mを印加する場合 (第 46図のサンブルA)のEL茶子15の格子鶴圧も高くなる しかし、第45図では、逆パイアス電圧を印加する駆動方法でも、定 格済子電圧V0とは、平均熘度を消足する端子電圧(コまり、EL発子 噗200A/平方メーターの電荷の印加した時の端子電圧である。 ただ し、1/2デューティであるので、1周期の平均輝度は電流密度260 こちを点灯する端子亀圧)とする(本明細替の具体例によれば、 A/平方メーターでの輝度となる) 2

以上の事項は、EL素子15に、白ラスター表示させる場合(画面全 体のBL寮子に最大電流を印加している場合)を想定している。しかし、 EL表示装置にて貯像表示を行う場合は、自然画であり、階間表示を行 う。したがって、たえず、ELポチ15の白ピーク電崩(最大白表示で 流れる電流。本明細書の具体例では、平均電流密度100A/平方メー ターの電流)が成れているのではない。 13

--殷的に、映像表示を行う場合、各区し業子15に印加される電流(流 D具体例によれば、電流密度100A/平方メーターの電流)の約0. れる電茂)は、白ピーク電斑(定格塔子電圧時に流れる亀茂。 2 倍である。 したがって、第45図に示す実施例では、映像表示を行う場合は横軸 の値にり.2をかけるものとする必要がある。したおって、|逆バイア ス電圧×t11/ (定格滑子電圧×t2) が0.2以上になるように逆 パイアス電圧Vmの大きさおよび印加時間比に1(もしくはに2、ある 3.5以下になるように逆パイアス電圧 V mの大きさおよび印加 いはし 1とし2との化率なご)を決定するとよい, また、好ましくは. 逆パイプス矯圧×し1!/ (定格端子電圧×し2) が1. 75×0. 毎間比!」などを決定するとよい。 2 = 0. 12

ĸ

WO 03/027998

PCT/JP)2/09669

5

2 ごする必要がある。 したが / (庇格號子電 って、表示パネルに映像を表示する(この使用状態が通常であろう。 亡 ラスターを常時表示することはないであろう〕ときは、一逆パイアス電 第45因で図示するように、舛子電圧比の増加は大きくない。したがっ て、土限値は白ラスター表示を実施することも考慮して、1逆パイアス 王×1;1/(定格戦子電圧×;2)が0.2よりも大きくなるように、 イアス電圧×111/(定格端子電圧×12)の値が大きくなってき. 魯圧×!1 | / (定格簿子電圧× t 2)の値が1. ?5以下を隣足す 逆パイアス電圧Vmを所定時間tl印加するようにする,また、 つまり、第45図の横町(I 逆バイアス電圧×1.1 E×12) > において、1.0の値を0. ようにすればよい。 음

以下、図面を参照しながら、本発明の逆バイアス方式について説明を 定するものではない。 たとえば、EL菜子15に亀前が茂れている状態 こなるであろう。また、本発明は、主として電売プログラムの圖索構成 する。なお、本発明にE1条子15に電流が流れてやない期間に逆パイ で逆パイアス亀圧Vmを印加することを中心として説明するがこれに **結果としてEL等子15には電流が流れず、非点灯状態(黒妻示状態)** で、強制的に逆バイアス電圧Vmを印加してもよい。なお、この場合は、 アス電圧Vm(電逆)を印加することを基本とする。しかし、 限定するものではない。 12 ន

逆パイアス駆動の画楽構成では、第47図に図示するように、トラン ジスタ118をNチャンネルとする。もちろん、Pチャンネルでもよい。 第47図では、ゲート電位制却線473に印加する電圧を逆パイアス 118 (N) がオンし、EL幸干15のアノード電極に逆パイアス電圧 **築471に印加している電圧よりも高くすることにより、トランジスタ** Vmが印加される。 ĸ

また、第41回の画英構成などにおいて、ゲート電位制物線473を 常時、靍位固定して動作させてもよい。たとえば、筧47図においてV

WO 03/02/1998

PCT/JP02:09668

33

トランジスタ118(N)がオンし、EL舞子こ5のアノードに、逆バ この電位をVSほとす る。この状態で、逆パイアス線471の電位を逆パイアス電圧Vm(0 / アス電圧V ID が印力される。逆パイアス殺471の電圧をゲート電位 **煎賃換473の電圧(つまり、トランジスタ118のゲート(G) 端子** k電圧がO (V) とする時、ゲート電位制御像473の電位をO(V) 鮨のときに、逆パイアス線ら71をハイインピーダンス状態(オープン (V)以下、好ましくはV.kより~5 (V)以上小さい鶴圧)にすると、 亀匠)よりも高くすると、トランジスタ11gはオフ状態となるため、 E L 案子:5には逆パイアス電圧 V m は印加さない。もちろん、 以上 (好ましくは2 (A) 以上) にする。なお、 **氏盤など)としてもよいことは言うまでもない。** 2

また、第48図に図示するように、逆パイアス級471を慰御するゲ ートドライパ12cを別途形成または配置してもよい。 ゲートドライバ 作に同期して、逆パイアス電圧を印加する位置がシフトされる。 12cは、ゲートドライバ12aと同様に顔次シフト動作し、 12

以上の駆動方法では、トランジスタ115のゲート(G)端子は電位 固定し、逆バイアス複471の亀位を変化させるだけで、EL素子15 に逆パイアス電圧Vnを印加することができる。したがって、逆パイア ス電圧Vmの印加制御が容易である。また、トランジスタ11gのゲー

また、逆パイプス電圧Vmの印加は、EL麻子15に電流を流してい ないときに行うものである。したがって、トランジスタ11dがオンし ていないときに、トランジスタ11gをオンさせることにより行えばよ い、つまり、トランジスタ11dのオンオフロジックの逆をゲート館位 刺御狼473に印加すればよい。たとえば、第47図では、ゲート信号 このことは、トランジスタ:18がPチャンネルの場合も同様である。 ト(G) 箔子とソース(S) 端子との間に印加される竜圧を低域できる, ន 23

23

ŝ

り、トランジスタ11gはNチャンネルであるため、オンオフ動作は反

ಕ どの画案権成においても適用できるものである。 るがこれに限定されるものではない。たとえば、第41回、第38回な 第49図などの実施例では、第1図などの画乗構成を例示して説明をす 明を容易にするため、(1)とは、第1 画栞行目と示し、(2)とは第 良い。以上のことは他の実施例でも、特例を除いて习媒である。また 2 画景行目を示すとして説明をするが、これに限定するものではない。 (1)が N 画案行目を示し、(2)が N+1 画案行目を示すと考えても 第49囡は逆パイフス駆動のタイミングチャートである。なお、チャ

であり、EL菜子15には臨流が流れていない。 オフ電圧(Vgh)が印加される。 つまり、 トランジスタ 1 1d㎏オフ 加されているときには、第1画素行目のゲート信号袋17b(ì)には 第1 國崇行目のゲート信号線 1 7 a (1) にオン電圧 (Vgl) が印

5

ジスタ11dとトランジスタ11gが同時にオンとなることを回避す 0. 5 4 s e c ) 煎に、逆パイアス電圧がオフされる。これは、トラン 81)が印加される所定期間(1Hの1/200以上の期間、または 逆バイアス電圧が印加される。また、ゲート信号線17 o にオン電圧 ( V 期間(LHの1/200以上の周間、または、0.5μsec)後に 圧は、ゲート信号線17bにオフ電圧(Vgh)が印加された後、所定 オンする電圧)が印加される。したがって、トランジスタ11gがオン し、EL衆子15には逆バイアス電圧が印加されている。逆パイアス電 逆パイアス線471(1)には、Vsi電圧(トランジスタ11gが

얺

8

号祭17b(2)にオン룝圧が印加される。一方、ゲート信号線17b (Vgh)が印加され、第2画素行が選択される。つまり、ゲート信 次の水平走査期間(1H)において、ゲート信号線17aにはさフ値

PCT/JP02/0966

110

されないようになる。 第2画案行の逆パイアス繰ら71 (2) にはVs 如されて、第1画景行(1)のEL素子15には逆パイアス電圧が印加 光する。また、逆バイアス像471(1)にはオフ電圧(Vsh)が月 EL粜子15にトランジスタ11aから電流が流れEL粜子15が発 にはオン電圧(Vg1)が印加され、トランジスタ11dがオンして、 電圧(逆パイアス電圧)が印加される。

**函案駆動などと組み合わせることができることは明らかである** ロック駆動(第40図参照)、N倍パルス駆動、リセット駆動、ダミー 逆バイアス電圧を印加することもできることは明らかである。また、プ 因に示す回路構成に限定されるものではない。複数の画系行に連続して れる。以上の実施例では、各國茶にプログラムされている期間に、逆パ イアス臨任を印加するという構成であった。しかし、本発明は、第48 以上の動作を損次くらかえすことにより、1 画面の画像が書き換えら

ö

バイアス臨圧が印加されるように構成してもよい。 定するものではない。Eこ表示装置の電気オフ後、一定の期間の間、逆 **京た.逆パイアス電圧の印加は、画像表示の途中に実施することに段** 

5

ログラム方式の画素構成に適用することも可能である に適用できることは言うまでもない。たとえば、第50図に示す電流プ においても、第38図、第41図などの逆バイアス電圧を印加する構成 以上の実施例は、第1図に示す画素構成の場合であったが、他の構成

囃子院をショート(G Dショート)する機能を有するスイッチ素子であ ことによりオンする: ット機能と、駆動用トランジスタ 1 laのドレイン (D) - ゲート (G) とにより、トランジスタ11cがオンする。トランジスタ11dkgt は画素選択菜子である,ゲート信号線17a1にオン電圧を印加するこ 第50図は、カレントミラーの画菜構成である。トランジスタ!1c トランジスタ11cはゲート信号線17a2にオン電圧を印加する

않

トランジスタミ 1 d は、該当画案が選択する 1 H (1 水平走査期間

WO 01/027998

PCT/JP02:199668

П

つまり1 画素行)以上前にオンする。好ましくは3 H前にはオンさせる。3 H前とすれば、3 H前にトランジスタ11 d がオンン、トランジスタ11 a のゲート (C) 端子とドレイン (D) 端子とがショートされる。そのため、トランジスタ1:a はオフにする。したがって、トランジスタ11 b には韓流が高れなくなり、EL 落子15は非点灯となる。

Eし素子ようが非点灯状態の場合、トランジスタ118がオンし、Eし美子15に逆パイアス電圧が印加される。したがって、逆パイアス電圧は、トランジスタ11dがオンされている脚配、印加されることになる。そのため、ロジック的にはトランジスタ11dとトランジスタ11 sとは同時にオンすることになる。

トランジスタ118のゲート(G)端子はVsg電圧が印加されて固定されている。逆パイアス様471をVsg電圧より十分に小さな逆パイアス電圧を逆パイアス様471に印加することによりトランジスタ118がオンする。

- 15 その後、前配該当医案に画像信号が印加される(魯き込まれる)水平を査期弱がくると、ゲート信号級17a1にオン電圧が印加され、トランジスタ11cがオンする。したがって、ソースドライバ14からソース信号級18に出力された画像信号電圧がコンデンサ19に印加される(トランジスタ11dにオン状態が維持されている)。

WO 01/02/1998

PCT/JF02/09668

112

E L 亲子 I 5 に約加することが本発明の特徴ある構成 (方式)である。 以上の実施例では、画像表示を行う場合において、画典が非点が状態のときに逆パイアス 8 E を印加する方式であったが、逆パイアス 8 E を印加する 3 大であったが、逆パイアス 8 E を印加するのであれば、逆パイアス 用のトランジスタ 1 1 8 を各国業に形成する必要はない、ここで非点が状態とは、表示パネルの使用を終了した後、あるいは使用前に逆パイアス 8 E を印加している状態である。

回えば、第1図の画素構成において、画来16を選択し (トランジス10 タ11b、トランジスタ11cをオンさせる)、ソースドライバ (回路) 14から、ソースドライバが出力できる低い電圧VO (何えば、GND 電圧)を出力して監動用トランジスタ11aのドレイン條子 (D) に印加する。この状態でトランジスタ11dもオンさせれば ELのアノード 増子にVの電圧が印のされる。同時に、EL 表子15のカソードV kに 以 Vの電圧に対し、一5~~15 (V)の低い電圧を印加すれば EL 条子15に逆バイアス電圧が印加される。また、Vdd電圧をVの電圧より0~~5(V)の低い電圧を印加することにより、オンジスタ11aもオフ状盤となる。以上のようにソースドライバ14から電圧を出力し、ゲート信号線17を制御することにより、逆バイアス電圧をを出力し、ゲート信号線17を制御することにより、逆バイアス電圧を登加することにより、シアイフス電圧を出力し、ゲート信号線17を制御することにより、逆バイアス電圧を登加することにより、逆バイアス電圧を出力し、ゲート信号線17を制御することにより、逆バイアス電圧を加力と、チート信号線17を制御することにより、逆バイアス電圧を出力し、ゲート信号線17を制御することにより、逆バイアス電圧を

N倍パルス駆動は、1フィールド(1フレーム)期間内において、1度、異表示をしても再度、E1条子15に所定の電流(プログラムされた電が(コンデンサ19に保持されている電圧による))を流すことができる。しかし、第50図に示す構成では、一度、トランジスタ11dがオンチェン・コンディル。

25 がオンすると、コンデンサ19の電荷は放電(減少を含む)されるため、 31条子15に所定の電流(プログラムされた電流)を流すことができない。しかし、回路動作が容易であるという特徴がある。

なお、以上の実施倒は電流プログラム方式の場合の画系構成であった

9

WO 03/02/998

133

PCT3P02/09/669

が、本発明はこれに限定するものではなく、第38区、第50図のよう 図、第62図に図示するような電圧プコグラムの画素構成でも適 な的の電流方式の画架構成にも適用することができる。また、第51図、 用することができる。

- 第51図は一般的に最も簡単な電圧プログラムの画楽構成を示して いる。トランジスタ11bは路択スイッテング紫子であり、トランジス タ11aはEL舞子15に電流を印加する駆動用トランジスタである。 この構成で、EL弄そ15のアノードに逆パイアス電圧印加用のトラン ジスタ(スイッチング楽子)118を配置(形成)している
  - 第51図に示す画条構成では、EL菜子15に売す電形は、ソース信 袋18に供給され、トランジスタ11bが選択されることにより. ト ランジスタ11aのゲート (G) 垜子に供給される。

유

セラと呼ばれる構成であり、初期化動作、リセット就作、プログラム動 2 図を用いて説明をする。第51図に示す画系は亀圧オフセットキャン まず、第51図に示す構成を配明するために、基本動作について第 作、発光動作の4段階で動作する。

水平同期宿号(HD)後、初期化動作が実施される。ゲート信号線1 7bにオン竜圧が印加され、トランジスタ118がオンする。また、ゲ する。このとき、ゾース信号殺18にはVdd竜圧が印加される。した 一ト信号線17aにもオン電圧が印加され、トランジスタ11cがオン がって、コンデンサ19bの教子aにはVdd餡圧が印加されることに なる, この状態で、駆動用トランジスタ11aはオンし、EL萘子15 に僅かな電流が流れる。この電流により駆動用トランジスタ 1 1 aのド レイン (D) 端子は少なくともトランジスタ11aの動作点よりも大き な絶対信の電圧値となる。 12 ន Я

次にリセット動作が実施される,ゲート信号終17 bにオフ電圧が印 加され、トランジスタ1leがオフする。一方、ゲート信号線17cに TIの麹間、オン亀圧が印加され、トランジスタ11bがオンする。

NO 03/027998

PCT/JP02/09668

₹

Hの期間、継続してオン電圧が印加される。なお、T1は1H期間の2 0%以上90%以下の週間とすることが好ましい。もしくは、20μs のT1の期間がリセット影間である,また、ゲート信号線17aには1 ec以上160μsec以下の時間とすることが好ましい。 また、コン デンサ19b (Cb) とコンデンサ19 ε (Ca) の容뤕の比率は、 b:Ca=6:1以上1:2以下とすることが好ましい。 Ġ

りセット期間では、トランジスタ11bのオンにより、軽動用トラン ジスタミしaのゲート(G)端そとドレイン(D)端そとの関がショー トされる。したがって、トランジスタ11aのゲート (G) 端子電圧と ドンイン (D) 端子亀圧とが等しくなり、ミランジスタ11gはオフセ ット状態(リセット状態:電流が流れない状態)となる。このリセット 状態とはトランジスタ118のゲート (G) 増子が、 **鑑**流を流し始める 開始電圧近傍になる状態である。このリセット状態を維持するゲート電 圧はコンデンサ195の婚子bに保持される。したがって、コンデンサ が保持されていることにな 19には、オフセット電圧(リセット電圧) 2 75

次のプログラム状態では、ゲート信号線17cにオフ電圧が印加され Tdo 期間、DATA電圧が印加される。したがって、駆動用トランジスタ1 1aのゲート(G) 絡子には、DATA電圧+オフセット電圧(リセッ ト電圧)が加えられたものが印加される。そのため、駆動用トランジス 一方、ソース信号線18には、 タ118はプログラムされた電流を形せるようになる。 トランジスタ11bがオフする。

8

ス信号級18から切り軽される。また、ゲート信号級17cにもオフ電 プログラム點間後、ゲート信号線17aにはオフ電圧が印加され、ト 圧が印加され、トランジスタ11bはオフ状態となり、このオフ状態は ランジスタ1:cはオフ状態となり、駆動用トランジスタ1:a はソー 1 Fの期間保待される。一方、ゲート信号級17 b には、必要に応じて オン電圧とオフ電圧とが周期的に印加される。つまり、第13図、

'nЗ

WO 0.54027994

15

PCTJJPn2M9668

5 図などに示す N 倍パルス駆動などと組み合わせること. インターレー ス駆動と餌み合わせることによりさらに良好な面像表示を実現できる。 が保侍される。そのため、このりセット亀圧がトランジスタ118のゲ 第52刄に示す駆動方式では、コンデンサ19には、リセット状盤で、 (コントラスト低下) が発生する,したがって、第52囚に示す醫動力 しかし、ソース信号模18と回業16とのカップリング、コンデンナ」 トランジスタ11aの関始電流電圧(オフセット電圧、じセット電圧) 一 i、(G) 娩子に印加されているときが、 最も暗い黒表示状態である。 9 への突き抜け電圧あるいはトランジスタの突き抜けにより、 式では、表示コントラストを高くすることができない。 10 2

逆パイアス電圧VmをEL業子15に印加するためには、トランジス タ118をオフさせる必要がある。トランジスタ118をオフさせるた めには、トランジスタ11aのVdd焙子とゲート(G) 増そとの間を ショートすればよい,この構成については、後に第53囚を用いて眇明 ぞうる。

また、ソース信号額18にVdd鐺圧またはトランジスタL1aをオ ジスタ11aがオフする(もしくは、ほとんど、電流が流れないような 伏魃にする(略オフ状盤:トランジスタ11aが高インピーダンス状 フさせる電圧を印加し、トランジスタ11bをオンさせてトランジスタ 11aのゲート(G)端子に印加させてもよい。この電圧によりトラン 態))。その後、トランジスタ11gをオンさせて、EL#子15に逆 パイアス電圧を印加する。この逆パイアス電圧 V mの印加は、全画奏同 時に行ってもよい。つまり、ソース倡号線18にトランジスタ11aを 路オフする亀圧を印加し、すべての〈複数の)画菜行のトランジスタ の後、トランジスタ118をオンさせて、逆パイアス電圧をEL茶子 1りをオンさせる。したがって、トランジスタ11aがオフとなる。 킪 53

NVO 03/027998

PCT/JP02/09668

116

次に、第51図に示す画楽構成におけるりセット駆動について説明を する,第53因はその実施例を示している。第53囚仁示すように画案 1 6 aのトランジスタ11cのゲート(G)端子に接続されたゲート信 ト (G) 粛子にも夜禮されている。同僚に、画案16bのトランジスタ 11 cのゲート(G)端子に接続されたゲート信号線17 a は次段画案 1 6 c のリセット用トランジスタ11bのゲート(G)端そに慢焼され 号線1?aは次段回表16bのリセット用トランジスタ11bのゲー

Ś

- したがって、 画楽 1 6 aのトランジスタ 1 1 cのゲート (G) 第子に 接続されたゲート信号線17aにオン亀圧を印加すると、画奏16aが 亀圧プログラム状盤となるとともに、次段面奈16bのリセット用トラ ンジスタ11bがオンし、画奈16bの駆動用トランジスタ1:aがり セット状態となる。同様に、画茶16bのトランジスタ11cのゲート (G) 端子に接続されたゲート信号線17aにオン電圧を印加すると、 2
  - 次段画案16cのり セット用トランジスタ11bがオンし、国業16cの駆動用トランジス タ11aがリセット状態となる.したがって、容易に削段ゲート制御方 式によるリセット駆動を実現できる。また、各画秀あたりのゲート信号 画案15bが電流プログラム状態となるとともに、 領の引き出し本数を減少させることができる。 3
- 7 に電圧が印加されているとする。つまり、画来16aのゲート信号袋 フ電圧が印加されているとする。また、画衆16a、16bのゲート信 17aにオン電圧が印加され、他の國来16のゲート信号領172にオ **号袋I7bにはオフ電圧が印加され、画条16c、16dのゲート信号** さらに群しく説明する。 舞う3図 (a) に示すようにゲート信号線 類:7bにはオン電圧が印加されているとする。 ន 絽

この状態では、画業16aは電圧プログラム状態で非点灯、音楽16 Dはリセット状態で非点灯、固森16cはプログラム鶴流の保持状態で 点灯、画系164はプログラム電流の保持状態で点灯状態である。

12

**鬩次、各画素行に画像信号を印加し、表示装置** 

5に印加する。その後、

に函像を表示する。

WO 03/02/998

---

113

PCT:JP02:09668

1 H後、制御用ゲートドライバ12のシフトレジスク回路61内のデータが1ビットシフトン、第53図(b)に示す状態となる。第53図(b)に示す状態となる。第53図(b)に示す状態では、画案16aがプログラム電流保存状態で点灯、画案16bが電流プログラム状態で非点灯、画案16cがリセット状態で非点灯、画案16cがリセット状態で非点灯、画業16cがリセット状態で非点灯、画業16cがプログラム保格状態で点灯状態となる。

以上のことから、各画祭は前段に印加されたゲート信号機し7gの電圧により、次段の画典の駆動用トランジスタ11aがリセットされ、次の水平走査関間に電圧プログラムが順次行われることがわかる。

第43図に図示する電圧プログラムの画茶構成でも前段ゲート制存を実現できる。第54図は、第43図の画茶構成を前段ゲート制御方式の接続とした実施例を示している。

유

第 5 4 図に示すように國素 1 6 2 のトランジスタ 1 1 b のゲート(G) 端子に接続されたゲート信号線 1 7 a は次段画素 1 6 b のリセット用トランジスタ 1 1 e のゲート(G) 端子に接続されている. 同様に、同素 1 6 b のトランジスタ 1 1 b のゲート(G) 端子に接続されたゲート信候 1 2 b のトランジスタ 1 1 b のゲート(G) 端子に接続されたゲート信号線 1 7 a は、次段 画案 1 6 c のリセット用トランジスタ 1 1 e のゲート(G) 端子に接続されている.

9

したがって、画条16aのシランジスタ11bのゲート(G)端子に 接待されたゲート信号線17aにオン電圧を印加すると、回終16aが 20 電圧プログラム状態となるとともに、次段画素16bのリセット用トラ ンジスタ11eがオンし、函案16bの昭動用トランジスタ11aがリ セット状態となる、同様に、画発16bのトランジスタ11bのゲーテ (G)端子に接続されたゲート信号線27sにオン電圧を印加すると、 面条16bが電流プログラム状態となるとともに、次段画素16cのリ 35 セット用トランジスタ11eがオンし、国務16cの駆動用トランジス タ11aがリセット状態となる,したがって、容易に前設ゲート制的方 式によるリセット駆動を実現できる。

らに群しく説明する。第55図 (a) に示すようにゲート信号袋

N'O U3/017998

PCT/JP62:09668

118

7に電圧が印加されているとする。つまり、画茶16aのゲート信号線17aにオン電圧が印加され、他の画茶16のゲート信号線17aにオフ電圧が印加されているとする。また、すべての逆バイアス用トランジスタ1:gはオフ状態であるとする。

この状態では、画条:6gは亀圧プログラム状態、画条16bはりセット状態、画条16cはプコグラム電道の保持状態、画条16dはプログラム電道の保持状態、画条16dはプログラム電道の保持状態である。

1H後、制御用ゲーンドライバ12のシフトレジスタ回路61内のデータが1ピットシフトし、第55囚(b)に示す状態となる。第55図

10 (5)に示す状態では、固発16gがプログラム電流保持状態、画条16bが電消プログラム状態、直採16cがじセット状態、画業16dがプログラム保持状態となる。

以上のここから、各国等は前段に印加されたゲート信号総17aの電圧により、次段の画案の駆動用トランジスタ11aがリセットされ、次の水平走査期間に電圧プログラムが順次行われることがわかる。

12

電液配動方式において、完全な親表示を行う場合、国家の駆動用トランジスタ11にプログラムされる電流はロである。つまり、ソースドライバ14からは電流が流れない。電流が流れなければ、ソース信号線18の8に発生した寄生容量を充放電することができず、ソース信号線18の

- 20 電位を変化させることができない。したがって、駆動用トランジスタの ゲート電位も変化しないことになり、1フレーム(フィールド)(1F) 前の電位がコンデンサ19に蓄積されたままとなる。たとえば、1フレ ーム前が自表示で、次のフレームが完全異表示であっても自表示が維持 されることになる。この課題を解決するため、本発明では、1 水平走査
  - ここでして、なり、この味噌で休びりのだめ、不光明では、1水平走査
    の 期間 (1H) の最初に黒レベルの電圧をソース信号線 18に著き込んで
    から、ソース信号線 18にプログラムする電流を出力する、たとえば、
    映像データが黒シベルに近い0階調目~7階類目の場合、1水平期間のはじめの一定期間だけ黒レベルに相当する電圧が審き込まれて、電流圏

WO 03/02 7998

PCT/JP02/09468

119

動の負租が成り、書き込み不足を補うことが可能となる。ここで倒えば64階闘表示の場合であれば、完全な開表示を 0 階間目とし、完全な自表示を 0 路間目とし、完全な自表示を 0 路間目とする。

なお、プリチャージを行う諸湖は、黒炭示筒域に限定すべきである。 つまり、書き込み回像データを判定し、黒領域階間(低輝度、つまり、 電気配動方式では、書き込み電流が小さい(渋小))を選択しプリチャ ージする(選択プリチャージ)。全階関データに対し、プリチャージす ると、今度は、白表示領域で、輝度の低下(目標準度に到適しない)が 発生する。また、回像に総筋が表示される。 10 好ましくは、階頭データの増削のから1/8の筒袋の階削で、選択プリチャージを行う (たとえば、64階間の時は、0階間目から7階間目までの回復データの時、プリチャージを行ってから、百像データを書き込む)。さらに、好ましくは、階調データの階額0から1/16の衝域の階額で、選択プリテャージを行う (たとえば、64階間の場合、0階間の 3階間で、選択プリテャージを行う (たとえば、64階間の場合、0階間の 3階間から3階調目までの画像データのとき、プリチャージを行ってから、画像データを審き込む)。

特に黒表示で、コントラストを高くするためには、階関0のみを検出してプリチャージする方式も有効である。これにより極めて黒表示が良好になる。問題は、画面全体が階間1、2の場合に画面が黒浮きして観の 祭されることである。したがって、路頭データの階間0から1/8の儀域の路弱と、一定の範囲とで選択プリチャージを行う。

なお、プリチャージの電圧、確調範囲は、R、G、Bで異ならせることも有効である。 E.表示 解子 1 5 に、R、G、Bで発光開始電圧、発光輝度が異なっているためである。 たとえば、Rは、暗顔データの路調 25 0から 1/8の領域の路爾で、選択プリチャージを行う (たとえば、64階調の時は、0階調目から7階間目までの画像データのとき、ブリチャージを行ってから、画像データを替き込む)。 他の色 (G、B) は、階調データの階調 0から 1/16の領域の路調で、遊牧プリチャージを

路

WO 03/02/998

PCT:JP02;09668

120

行う (たとえば、54階頃の時は、0階間目から3階間目までの画像データのとき、ブリチャージを行ってから、画像データを替き込む) などの制御を行う。また、ブリチャージ電圧も、R が7 (V) であれば、他の色(G,B) は、7.5 (V) の電圧をソース信号級18に售き込むようにする。最遊なブリチャージ電圧は、5上表示パネルの製造ロットで異なることが多い。したがって、ブリチャージ電圧は、外部ボリウムなどで調整できるように構成しておくことが好ましい。この調整回路も電子ボリウム回路を用いることにより容易に実現できる。

以後、本発明の電光駆動方式のソースドライバ〈回路〉14について 10 税明をする。本発明のソースドライバは、上述した本発明の駆動方法、 駆動回路を実現するために用いる。また、本発明の駆動方法、駆動回路、 および表示装置を組み合わせて用いる。なお、以下の戦明では、このチ ップとして説明をするがこれに限定するものではなく、低温ボリシリコ ン技術などを用いて、表示パネル上に作製してもよいことは首うまでも ない。

まず、第72図に、本発明の電売服動方式のドライバ回路の一例を示す。第72図において、721はD/A変換器である。D/A変換器である。D/A変換器である。D/A変換器である。D/A変換器である。D/A変換器でフェータに基づき ロノA変換器からアナログ信号が出力される。このアナログ信号にオペアンプ722はNチャンネルトランジスタ631aに流れる。抵抗Rの端子電圧はオペアンプ722の+端子とは同一電圧となる。こたがってD/A変換器721の出力電圧は低抗691の端子電圧となる。

ន

今.低抗 6 9 1 の抵抗値が 1 M O と C 、 D / A 変換器 7 2 1 の出力が 1 (V) であれば、抵抗 6 9 1 には 1 (V) / 1 M O = 1 (μ A)の電前が流れる、これが定電流回路となる。したがって、データ信号の値に

છ

PCT/JP02:0966B

121

応じて、D/A 変換器121のアナログ出力が変化し、このアナログ出力の値にもとづいて抵抗691に所定の電流が流れる。

トランジスタ631p1と631p2とはカンントミラー回路を構成している。なお、トランジスタ63:pはPチャンネル型トランジスタである。一方、633nはカレントミラーを構成するnデャンネル型トランジスタである。駆動用トランジスタ631aのソースードレイン(SD)にも同じ電流が近れ、631p1と631p2とで構成されるカンントミラー回路にも同じ電流値が近れ、各トランジスタ633nで構成されるカレントミラー回路にも同じ電流値が流れるので、出力増子01、02、03、04、05、・・は同一の電流が流れる定電流出力策子となる(カレント毎率が等しい場合)。

5

しかしながら、1 Cは、同一のマスクから同一のプロセスに基づいて製造されても、半導体チップ上に形成されるトランジスタや抵抗などの各案子の電気的特性は異なり、たとえ同一1 Cであっても、定電流出力端子間では各出力電流にばらつきが存在する。このように、各定電流出力力端子の出力電流値にばらつきが生じると、発光案子の発光風などにばらつきが生じ、ディスプレイバネルでは表示むらが生じる。したがって、ドライバ1 C 1 4 を使用して、有機EL表示パネルなどの発光案子を駆動する場合は、定電流出力案子師のばらつきをできるだけ最小限にすることが必要となる。

占

そこで、定電流出力端子間の出力電流のばらつきをできるだけ最小限にするための回路領成、レイアウト構成を有する電流駆動型ドライバIC(回路) 1 4 が望まれる。

20

8

第63図に、本発明の鑑流配動方式のソースドライバ (回路) 14の 構成図を示す。第63図では、一例として電流派を3段構成 (631、 632、633)とした場合の多段式カレントミラー回路を示している。 第63図において、第1段の電流源631の電流値は、N鈕(ただし、 Nは任意の整数)の第2段電流源632にカレントミラー回路によりコ

83

NO 03/02/998

122

PCT/JP02409668

ビーされる。更に、第2段電流限632の電流値は、M個(ただし、Mは生意の整鉄)の第3段電流版633にカレントミラー回路によりコピーされる。この構成により、結果として第1段電流源631の電流値は、N×M個の第3段管流線633にコピーされることになる。

何えば、QCIF形式の表示パネルのソース信号娘18に1個のドライバIC14で駆動する場合は、176出方(ソース信号線が各RGBで176出力必要なたむ)となる。この場合は、Nを16個とし、N=11個とする。したがつて、16×11=176となり、176出力に対応できる。このように、NまたはMのうち、一方を8または16もじくはその倍数とすることにより、ドライバICの電流版のレイアウト設計が容易になる。

ರ

第72図に示す電流駆動方式のソースドライバでは、第1度電流源631の電流値を直接N×配圏の第3段電流源にカレントミラー回路でコピーしていたので、第1段電流源631のトランジスタ特性と第3段電流源のトランジスタ特性とに差が生じると、それがそのまま電流値のばらつきとなって、表示パネルの表示むらとなって現れていた。特に、ソースドライバ14は、幅が2mm程度で長さが20mm程度という細長い形状をしているので、中央部と両端ではトランジスタ特性の似らつきが六きく、このような問題は顕著であると考えられる。

ы

これに対して、第63図に示す多段式カレントミラー回路による電流駆動方式のソースドライバ(回路)14では、前記したように、第1段構流顧631の電流値を直接N×M個の第3段電流額633にカレントミラー回路でコピーするのではなく、中間に第2段電流額632を配備しているので、そこでトランジスタ特性のばらつきを吸収することが可能である。

特に、本発明は、第1段のカレントミラー回路(電流源631)と第2段にカレントミラー回路(電流源632)を密接して配置するところに特徴がある。第1段の電流源631から第3段の電流源633(つま

WO 03:027998

PCT/JP02;09668

123

9、カレントミラー回路の2段構成)であれば、第1段の電流張63と接続される第3段の電流盛633の固数が多く、第1段の電流廠61と第3段の電流源633とを登接して配置することができない。

本発明のソースドライバ14位、第1段のカレントミラー回路(電流類632)にコピーレ、第2段のカレントミラー回路(電流類632)にコピーレ、第2段のカレントミラー回路(電流源632)の電流を第3段にカレントミラー回路(電流源632)にコピーする構成である。この構成では、第72回の場合と比較して、第1段のカレントミラー回路(電流額632)の固数は少ない。したがって、第1段のカレントミラー回路(電流額632)の固数は少ない。したがって、第1段のカレントミラー回路(電流額632)に配置を31)と第2段のカレントミラー回路(電流 電流

密接してカレントミラー回路を構成するトランジスタを配置できれば、当然のことながら、トランジスタのばらつきは少なくなるから、コ16 ピーされる電流値のパラッキも少なくなる。また、第2段のカレントミラー回路(電流流632)に接続される第3段のカレントミラー回路(電流流633)の個数も少なくなる。したがって、第2段のカソントミラー回路(電流流632)と第3段のカレントミラー回路(電流流633)とを密接して配置することができる。

2まり、全体として、第1段のカレントミラー回路(電流版631)、第2段のカレントミラー回路(電流源632)、第3段のカレントミラー回路(電流源632)、第3段のカレントミラー回路(電流源633)の電流受け取り部のトランジスタを密接して配置することができる。したがって、密接してカレントミラー回路を構成するトランジスタを配置できるから、トランジスタのばらつきは少なくなるなり、出力端子からの電流信号のバラッキは極めて少なくなる(検度がない)

なお、本例では簡単のため多段式カレンドミラー回路を3段構成で説明したが、この姿数が大きければ大きいほど、鑑成駆動型表示パネルの

WO 03:02:998

PCT/JP02:09669

124

ソースドライバ14の電流だらつきが小さくなることは雪うまでもない。したがって、カレントミラー回路の段数は3段に限定するものではなく、3段以上であってもよい。

本野明に注いて、電前額631、632、633と表現したち、カレントミラー国路と表現したりしているが、これらは同様に用いている。つまり、電流源とは、本発明の基本的な構成類念であり、電流源を具体的に構成するとカンントミラー回路となるからである。したがって、電荷にはカレントミラー回路のみに限定するものではなく、第72図に図示するようにオペアンプ722、トランジスタ631、および抵抗Rの 10 私み合わせからなる電流回路でもよい。

第64因はさらに具体的なソースドライバ(回路)14の構造図である。第64因は第3の電が限633の部分を図示している。フまり、1つのソース信号線18に接続される出力的である。最終段のカレントミラー構成として、複数の同一サイズのカレントミラー回路(電光源63164(1単位))で構成されており、その個数が回像データのピットに対応して、ピット重み付けされている。

なお、本発明のソースドライバ(回路)14を構成するトランジスタは、MOSタイプに限定するものではなく、バイボーラタイプでもよい。また、シリコン半導体に限定するものではなく、ガリ砒素半導体でもよい。また、 若板に低温ポリシリコンなどのポリシリコン技術、アモルファスシリコン技術で直接形成した。

ន

ものでもよい。 第64図では、図から明らかであるが、本発明の1実施例として、6 ピットのデジタル入力の場合を示している。つまり、2の6乗であるか 25 5、64階調表示が可能である。このソースドライバ14をアレイ基板 に復載することによち、赤(R)、繰(G)、骨(B)が各64階<equation-block>間で

あるから、64×64×64=約26万色を表示できることになる。 第64図において、D0はLSB入力を示しており、D5はMSB入

9

NO 03/02/998

126

PCT;JP02/09668

力を示している。 D 3 入力端子が出レベルのとき (正論理のとき)、スイッテ641a (オンオフ手段である, もちろん、単体トランジスタで構成してもよいし、P テャンネルトランジスタとN チャンネルトランジスタと N チャンネルトランジスタと N チャンネルトランジスタと N チャンネルトランジスタと N チャンネルトランジスタと N チャンネルトランジスタとを組み合わせた アナログスイッチなどでもよい)がオンする。 すると、カレントミラーを構成する電流質 (1単位) 63 4 に向かって電流が流れる。この電流は L C 14 内の内部配線 643 に流れる, この内部配線 643 に流れる電流が画素 160プログラム電流となる。

ß

10 D1入力端子がHレベルのとき (正論理のとき)、スイッチ641bがオンする。すると、エレントミラーを梅成する2つの電流版 (1単位)634に向かって電流が流れる。この電流は1C14内の内部配線643に流れる。この内部配線643は1C14の端子電極を介してソース個导線18に接続されているから、この内部配線643に流れる電流が16 画案16のプログラム電流となる。

他のスイッチ641でも同様である。D2入力端子がHレベルのとき(正路壁のとき)は、スイッチ641にがオンする。すると、カレントミラーを構成する4つの電流源(1単位)634に向かって電流が流れる。D5入力端子がHレベルのとき(正治理のとき)は、スイッチ641がオンする。すると、カレントミラーを構成する32の電流版(1単位)634に向かって電流が流れる。

ន

以上のように、外部からのデータ(D 0~D 5)に応じて、それに対応する電光源(1単位)に向かって電流が流れる。したがって、データに応じて、0 個から63個の電流源(1単位)に電流が流れるように構成されている。なお、本発明は説明を容易にするため、電流源は6 ビットの63個としているが、これに限定するものではない。8 ビットの場合は、255個の単位電流高634を形成(配置)すればよい。また、4ビットの場合は、15個の単位電流源634を形成(配置)すればよい。また、

ដ

WO 03/027998

PCT/JP02/19668

126

い。単位電ボ窟を構成するトランジスタ634は同一のテャンネル偏W、チャンネル幅にとする。このように同一のトランジスタで構成することにより、ぱらつきの少ない出力段を構成することができる。

また、電流源も34はすべてが、同一の電流を売すことに限定するもちのではない。たとえば、各電流源も34を重み付けしてもよい,たとえば、1単位の電流額534と、2倍の電流額634と、4倍の電流額634なごとを混在させて電流出力回路を構成してもよい。

しかし、電流銀634を重み付けして構成すると、各重み付けした電流販が重み付けした割合にならず、パラツキが発生する可能性がある。 こたがって、重み付けする場合であっても、各電流源は、1単位の電流 原とたるトランジスタを複数個形成することにより構成することが好

2

単位電流順 634 を構成するトランジスタの大きさは一定以上の大きさが必要である。トランジスタサイズが小さいほど出力電流のバラツ15 キが大きくなる。ここで、トランジスタ 634の大きさとは、チャンネル長しとチャンネル幅でとをかけたサイズをいう。たとえば、W=3μm、L=4μmであれば、1つの単位電流源を構成するトランジスタ 634のサイズは、W×L=12平方μmである。トランジスタサイズが小さくなるほどバラツキが大きくなるのはシリコンウエハの結晶界面のの状態が影響しているためと考えられる。したがって、1つのトランジスタが複数の結晶界面にまたがって形成されているとトランジスタの出力電流バラツキは小さくなる。

トランジスタサイズと出力電流のバラツキの関係を第117図に示す。第117図のグラフの摘曲はトランジスタサイズ (平方ェ四) である る。縦軸は、出力電流のバラツキ (c) を客で示したものである。ただし、出力電流のバラッキなは、単位電流頭 (1つの単位トランジスタ) 634を63個の組で形成し (63個形成じ)、この組を多数組ウエハエに形成し、出力電流のバラッキをもとめたものである。したがって、

WO 03/027998

PCT/JP02/09668

127

グラフの機軸は、1つの単位電流順を掲成するトランジスタサイズで図示しているが、実際の並列するトランジスタに63個あるので面積に63倍である。しかし、本発明は単位電流気634の大きさを単位として検討している。したがって、第1:7図において、30平方μmの単位、ランジスタ634を63個形成したとき、その時の出力電流のバラッキは、0.5%となることを示している。

70

6 4 降調の場合は、100/64=1.5%である。したがって、出力電流パラツキは1.5%以内にする必要がある。第117図から1.5%以下にするためには、単位トランジスタのサイズは2平方 μ m 以上 にする必要がある(6 4 階間な6 3 個の2平方 μ m の単位トランジスタ が動作する)、一方でトランジスタサイズには制限がある。1 C チップサイズが大きくなる点と、1 出力あたりの横端に制限がある。1 C チップサイズが大きくなる点と、1 出力あたりの横端に制限があるからである。この点から、単位電流流634のサイズの上根は、300平方 μ m である。したがって、64 降調発示では、単位電流源634のサイズは、2

128 陸間の場合は、100/128=1%である。したがって、日力電流パラツキに1%以内にする必要がある、第117図から1%以下にするためには、単位トランジスタのサイズは8平方μm以上にする必要がある。したがって、128階額表示では、単位電流版634のサイ20 ズは、8平方μm以上300平方μm以下にする必要がある。

なお、第117回は10のバラツキデータである。30を基準とするならは、64階割の場合は、(100/64)/3=0.5%である。30をおって、出力電流パラツキは0.5%以内にする必要がある。第117回から0.5%以下にするためには、単位トランジスタのサイズは30平方4m以上にする必要がある。一方でトランジスタサイズには制限がある。30を基準とするならは、64階間表示では、単位電流頭634のサイズに、30平方4m以上300平方4m以下にする必要がある。実際には、多少のパラッキが発生しても画像表示でそのバラッキが

WO 43,02,1998

PCT/JP02/J9668

ξ.

8

郡職されることはない。 6 4 略闘表示では、2 0 レベルの15 平方 u m 以上3 0 0 平方 u m以下で実用上は十分であった。 一般的に、稽觸数をKとし、単位トランジスタ634の大きさをSt(平方ぃm)としたとき、

5 4.0 M K/(S1) 11 かつ St 4 300の関係を選及される。

さらに好ましくは、 $120 \le K/(St)^{1/3}$  かつ  $St \le 000$  図版を携足させることが好ました。

以上の例は、6 4階額で63個のトランジスタを形成した場合である。
10 6 4階間を127個の単位トランジスタ634で構成する場合は、単位トランジスタ634のトランジスタ634のイズである。たとえば、6 4階類で、単位トランジスタ634のオイズが30平方μmであり、127個形成されていたら、第117図では単位トランジスタのサイズは10×2=20の棚をみる必要があした。6 6階間で、単位トランジスタ634のサイズが10平方μmであり、255個形成されていたら、第117図では単位トランジスタのサイズは10×2=20の棚をみる必要があた。

第54図の構成は第63図に図示する第3段のカレントミラー部である。したがって、第1の電流版631と第2段の電流版63とが別20 途形成されており、これらが密集(密接あるいは劈接)して配置されているのである。また、第2段の電流版632および第3段の電流酸を構成するカラントミラー回路のトランジスタ633aも密集(密接あるいは路接)して配置される。

なお、特に電流液(:単位) 634は、密集して配置され、かつ微小25 な電池が流れる。したがって、51表示パネルなどから放射される光(発光光)が、電流感634(他に631、632、633も考慮すべきである) に照射されると、ホトコンダクタ現象(ホトコン)により顧動作を引き起こす。この課題に対応するため、チップの類面に逐光膜を形成

WO 034027998

129

PC TvJPU2/09668

する。また、基板に実装する箇所で、かつ、チップの電流源が形成され た箇所に透光膜を形成する(パネル基板の表面に金属薄膜、有機材料あ 1 寿子 1 5に電焼を供給するアノード配線、ガソード配線を引き回す **低温ポリシリコン、高温ポリシリコンもしくは固ね成長により形成され** (ICチップ下に引き回す) ここにより、構成すれば形成が容易であり、 低コスト化できる。この構成は、I Cチップに限定されるものではない。 た半導体膜 (CGS) 、アモルファスシリニン伎術を用いてソースドラ イバ14にも適用される。つまり、このソースドライバ14の毐面に独 るいは無機材料などからなる光吸収膜を形成する),この避光瞭に、 光酸を形成する

第2段のカレントミラー回路632を茂れる電液は、第3段のカレン トミラー回路を構成するトランジスタ633cにコピーされ、カレンド この電流がトランジスタ633bに流れる。 最終段のトランジスタ634にコピーされる. ミラー倍率が1倍の時は、 この電流は、

2

D0に対応する部分は、1個のトランジスタも34で構成されている に対応する部分は2個のトランジスタ634で構成されているので、最 終段電前隙の2倍の亀前値である。D2は4個のトランジスタ634で 構成されているので、最終段電流源の4倍の電流値である。以下同様に して、D 5に対応する部分は32個のトランジスタで構成されているの て、最終段亀消源の32倍の電流値である。ンたがって、6ビットの画 ので、最終段電硫原のトランジスタ633に流れる塩流値である。D1 像データD0、D1、D2、・・・、D5で別領されるスイッチを介し てプログラム程前 Iw はソース信号線に出力される (電流を引き込む)。 ... D50 ットの画像データD0.D1,D2、・・・・D5により、最終段퀕消 〇N、〇FFに広じて、出力線には、最終段電気源633の1倍、2倍 倍、・・・、32倍の電流が加算されて出力される。すなわち、 したがって、6ピットの画像データひ0、D1、D2、 প্ত 9 83

WO 03:02799W

PCT/JP02,09668

130

18から電流を引き込む。

以上のように、最終段電消源633の監数倍の構成により、従来の17 /しの比例配分と比較して、より電梯度に電流値を制御できる の出力パラツキがなくなる)

ただし、この梅成は、画茶:6を構成する駆動用でFT11gがPチ センネルで梅成され、かつ、ソースドライバ1 らを構成する電抗酸(1 単位) 笛636がNチャンネルトランジスタで構成されている場合であ る,他の場合(例えば、画楽16の駆動用TFT11aがパチャンネル トランジスタで構成されている場合など)は、プログラム電前1wが吐 き出し電流となる構成も実施できることはいうまでもない。 ទ

なお、最終段電前頂633の0~63倍の電前が出力されるとしたが カレントミラー倍率が2倍のときは、最終段電流源633の0~126 **倍の電流が出力され、カレントミラー倍率がり、5倍のときは。最終段** 以上のように、本 これは最終段電流弧 6 3 3 のカレントミラー笛率が:倍のときである。 32など)のカレントミラー倍率を変化させるここにより、出力の電 Rのみ、いずれかの亀流嶺のカレントミラー倍率を他の色に対して(他 発牙は最終段電防源633あるいは、それより前段の電航源(631、 G、Bごとにカレ ントミラー倍率を変更する(異ならせる)ことも好ましい。たとえば、 の色に対応する電航籔回路に対して)、変化(異ならせる)させてもよ い。 簪に、EL表示パネルは、各色(R、G、 Bあるいはシアン、イエ 電流源633の0~31.5倍の電流が出力される。 流値を容易に変更できる。また、以上の事項は、R、 2

レントミラー倍率を変化させることにより、ホワイドパランスを良好に ロー、マゼンダ)ごとに発光効率などが異なる,したがって、 できる. ଛ ĸ 電流源のカレントミラー倍率を他の色に対して(他の色に対広する電 祇頌回路に対して)、変化させる(異ならせる)という事項は、固定的 なものに限定されない。可愛することも合まれる。可変は、磐成源に力

633の0~63倍の電流値が出力線より出力される (ソース信号線

WO 03/02/1998

PCT/JP02:09668

Œ

ることにより実現できる。このように構成することにより、作製され レントミラー国路を構成するトランジスタを複数形成しておき、外部か 最適なホフイトバ ランスに爾盤することが可能になる。特に、本発明は、多数段に電流痕 (カレントミラー回路) を連結する構成である。 したがって、第1段の 21.液液 631 と第2段の電流源 632 とのカレントミラー倍率を変化 させると、少ない連結哲(カレントミラー回路など)により容易に多数 の出力の出力電応を変化できる。もちろん、第2段の電流限632と第 **い連結節(カレントミラー回路など)により容易に多数の出力の出力亀** 3段の電流源633とのカレントミラー倍率を変化させるよりも、少な らの信号によりカレント電流を売す前記トランジスタの個数を切ち EL表示パネルの各色の発光状態を観察しながら、 前を変化できることはいうまでもない。 なお、カシントミラー倍率を変化させるという概念は、電航倍率を変 化(調整)させるということである。こたがって、カレントミラー回路 のみに限定されるものではない, たとえば、電流出力のオペアンプ回路 電流出力のD/A回路などでも実現できる。

53

2

以上に説明した事項は、本発明の他の実施例についても適用される とはいうまでもない。 第65囚に、3段式カレントミラー回路による116出力(N×M= 回路による亀荒澱631を親亀ボ獺、第2段カレントミラー回路による 176)の回路図の一倒を示す,第65図では、第1段カレントミラー 電焼液 6 3 2を子電焼顔、寅3段カレントミラー回路による電焼源 6 3 3を孫電前版と記している。最終段カレントミラー回路である第3段カ レントミラー回路による電前項の整数倍の構成により、176出力のば もちろん、電前源 631、632、633を密集して配置するという構成を忘れてはなら らつきを極力抑え、高精度な電流出力が可能である。 ස ន

第1の電流弧631と第 ここで「密集して配置する」とは、 다 라 하

NO 03/127998

PCT:JP02:109668

132

の亀残源632とを少なくとも3mm以内の距離に配置(塩煮あるいは 5 mm以内に配置することが好ましい。この範囲であれば、検討により (u) ) 差がほとんど発生しないからである。また、阿俶に、第2の亀 以内の位置に配置することが好ましい。以上の事項は、本発明の他の実 氧圧の出力削と電抗あるいは電圧の入力很) することをいう。さらには、 シリコンチップ内で配置されてトランジスタの特性(V 1、モビリティ 茂源 6 3 2 および第 3 の電崩滅 6 3 3 (電流の出力側と電流の入力別) も少なくとも5mm以内の距離に配置する。さらに好ましくは、 쳡所においても選用されることは含うまでもない。

多の 以 電流派のトランジスタ631(出力側)と第(1+1)の電流源のトラ a(出力側) と第(1+1)の鑑流頭のトランジスタ632b (入力側) 図の観消受け渡しの場合は、第(1)段の電流窗のトランジスタ631 この電気あるいは電圧の出力側と電形あるいは電圧の入力側とは、 第(1) ンジスタ632a(入力引)とを密集して配置する関係である。 下の関係を意味する、第66図の電圧受け渡しの場合は、 とを密集して配置する関係である。

9

第65図、第66図などにおいて、トランジスタ631は1個 としたが、これに限定するものではない。たとえば、小さなトランジス タ631を複数囮形成し、この複数個のトランジスタのソースまたはド レイン端子を抵抗も51と接換してもよい。 小さなトランジスタを複数 匿並列に接続することのより、トランジスタのばらつきを低減するこ なお. ន

これに限定するもの のゲート増子と接触してもよい。小さなトランジスタ632aを複数個 のトランジスタ6322の複数個のゲート端子を、トランジスタ631 並列に接触することにより、トランジスタ632aのぱらつきを低減す ではない。たとえば、小さなトランジスタ6328を複数個形成 同様に、トランジスタ632aは1個としたが、 ることができる。 ができる。 ĸ

WO 03/027998

Ξ

PCT/1P02:09668

したがって、本発明の構成としては、1つのトランジスタ631と複数個のトランジスタ632aとを接続する構成、複数個のトランジスタ632aとを接続する構成、複数個のトランジスタ631とを接続する構成、複数個のトランジスタ631と複数個のトランジスタ632aとを接続する網成が倒示される。

ю

以上の事項は、第63因のトランジスタ633aとトランジスタ63 3bとの構成にも適用される。1つのトランジスタ633aと複数個のトランジスタ633baとを接続する構成、複数個のトランジスタ633bとを接続する構成、複数個のトランジスタ633bとを接続する構成、複数個のトランジスタ633bとを接続する構成、複数個のトランジスタ633bとを接続するにとにより、トランジスタ633のぼらつきを低減することができるからである。

2

また、以上の事項は、第68図のトランジスタ632a、632bとの関係にも適用することができる。また、第64図のトランジスタ633bも複数個のトランジスタで構成することが好ましい。第73図、第74図のトランジスタ633についても同様に複数個のトランジスタで構成することが好ましい。第73図、第74図のトランジスタ633についても同様に複数個のトランジスタで構成することが好ましい。

9

ここで、シリコンチップとしたが、これは、半導体チップの意味であ20 る。したがって、ガリウム基板に形成されたチップ、ゲルマニウム基板など形成されたチップ、サルマニウム基板など形成された他の半導体チップも同様である。

さらには、低温ポリシリコン、高温ポリシリコンもしくは固相成長により形成された半導体題 (CGS)、もしくはアモルファスシリコン技術を用いてソースドライバにも適用される。ただし、この場合は、パネ20 ルが比較的大型の場合が多い。パネルが大型であると多少のソース信号数18からの出力バラツキがあっても視覚的に認識されにくい。したがって、以上のガラス基核などに圓業TFTL同時にソースドライバ14を形成する表示パネルでは、密集して配置するとは、第1の電流幾63

WO 03/02:998

PC1/JP02/09668

 $\ddot{\Xi}$ 

1と第2の電流感 6 3 2 とを少なくとも 3 0 m m 以内の距隔に配置 (電流の出力別と電流の入力側) することをいう。さらには、2 0 m m 以内に配置することが好ましい。この範囲であれば、検討によりこの範囲に配置されたトランジスタの特性 (V t、モビリティ ( n )) 差がほとんど発生しないからである。また、同様に、第2の電流源 6 3 2 および第3の電流源 6 3 3 (電流の出力側と電流の入力別) も少なくとも 3 0 m に以内の距離に配置する。さらに好ましくは、2 0 m m 以内の位置に配置することが好きしい。

以上の散明は、理解を容易に、あるいは説明を容易にするため、カレントミラー回路間で応鶴田により信号を受け機すように説明をした。しかし、電流受け渡し構成にすることにより、よりばらつきの小さい電流筋動型表示パネルの駆動用ドライバ回路(1 C) 1 4 を実現することができる。

음

第67回は電流受け渡し構成の奥拡例である。なお、第66図は電圧 15 受け渡し構成の実施例である。 第66図、第67図とも回路図として は同じであり、レイアウト構成すなわち配線の引き回い方が異なる。 第 66図において、631は第1段電流領用Nchトランジスタ、632 aは第2段電流通用Nchトランジスタ、632bは第2役電流張用P chトランジスタである。 20 第67回において、63 1 2 は第1段電流源用いこ 1 トランジスタ、632 a は第2段電流源用 N c 1 トランジスタ、632 b は第2段電流源用 P c 1 トランジスタである。

第66図では、可変低的651(電液を変化するために用いるものである)とNChトランジスタ631で構成される第1段電前級のゲートの。電圧が、第2段電流源のNChトランジスタ632aのゲートに受け渡されているので、電圧受け渡し方式のレイアウシ構成となる。

一方、第67図では、可変低抗651とN c n トランジスタ631gで構成される第1段電流源のゲート電圧が、解接する第2段電流源のN

PCT/JPN2/0966B

hトランジスタ632aのゲートに印加され、その結果トランジスタ に近れる電流値が、第2段電流源のPchトランジスタ632bに受け 彼されているので、電荷受け眩し方式のレイアウト梅成となる 135

なお、本発明の実施例では説明を容易にするため、あるいは理解を容 ているが、これに限定されるものではなく、第2の電流源と第3の電流 顔との関係、あるかはそれ以外の電流顔との関係におかても適用される **易にするために、第1の電流質と第2の電流源との関係を中心に瓢明し** (適用できる) ことは言うまでもない。

原の電流値が第2段電流源に正確に伝達されず、ばらつきが生じやすい。 両者のトランジスタ特性に相違が生じやすい、こたがって、第1段電流 66図に示した電圧受け渡し方式のカレントミラー回路のレイア ウト構成では、カレントミラー回路を構成する第1段の電流源のN c h トランジスタ631と第2段の電流源のNchトランジスタ6328 が魅れ離れになる(能れ離れになりやすいというべきではある)ので 9

る (女 6 9 図を参照のこと)

回路のレイアウト構成では、カレントミラー回路を構成する第1段電流 源のNchトランジスタ631aと第2段電流類のNchトランジス 632aとが路接している(路接して配置しやすい)ので、両者のト ランジスタ特性に相違は生じにくく、第1段電流版の電流値が第2段電 それに対して、第67図に示した電流受け渡し方式のカレントミラ 筑頂に正確に伝達され、ばらつきが生じにくい。 ₽ 呂

以上のことから、本発明の多段式カレントミラー回路の回路構成(本 発明の電ボ駆動方式のソースドライバ (IC) 14) として、亀圧受け よりばらつきが小さくでき好ましい,以上の実転例は本発明の他の実施 徴しではなく、電筋受け微しとなるレイアウト構成とすることにより. 例にも適用できることは言うまでもない。 絽

が、第2段電流源から第3段電流源、第3段電光源から第4段電流 説明の都合上、第1段電流順から第2段電流順の場合を示した ・・・の場合も同様であることは言うまでもない。

WO 03:027998

PCT/JP02/09668

136

第65図の3段構成のカレントミラー回路(3段構成の 電流源)を、電流受け渡し方式にした場合の例を示している(したがっ て、第65図は電圧受け強し方式の回路構成である) 源68四次

第68蹬では、まず、引変抵抗651とNChトランジスタ631で なな 4内に形成(もしくは配置)された電子ポリウム回路によりトランジス くは、第64図に区示するような多数の亀液藻(1単位)634から構 基常電流(基準信号)が作成される。なお、可変抵抗651で基準電 ソースドライバ (回路) **成される電流方式の電子ポリウムから出力される電流を直接にト** ジスタ631のソース端子に供約することにより基準電流は調整 タ631のソース電圧が設定され、調整されるように構成される。 を開盤するこうに就明しているが、実際は、 0 9

トランジスタ631による第1段電流頭のゲート電圧が、隣接する弩 段亀筑源のパchトランジスタ632aのゲートに印加され、その結 6326に受け渡される。また、第2の電流順のトランジスタ6326 果トランジスタに流れる電流値が、第2段電流源のP c h トランジスタ によるゲート亀圧が、隣接する第3段電流殿のNchトランジスタ63 3aのゲートに印切され、その結果トランジスタに流れる電流値が、第 12

3段電航源のNchトランジスタ633bに受け渡される。 第3段電流 頌のNChトランジスタ6335のゲートには第64図に図示する多 数の電流源634が必要なピット数に応じて形成(配置)される ន

**に、亀流値闘整用券子が具備されていることを特徴としている。この構** 成により、第1段亀茂源631の亀流値を変化させることにより、出力 第69図では、前配多段式カレントミラー回路の第1段電流版631 電気をコントロールすることが可能となる

ង

トランジスタの Vc バラツキ (特性バラツキ) は、1ウエハ内で10 れたトランジスタの Vc バラツキは、少なくとも、10m V 以下である 0m V程度のぱらつきがある。しかし、100μ以内に近接して形成

NO 03/02/998

137

PCT/JP02:09668

を棒成することにより、カレントミラー回路の出力電流パラツキを収 少ささることができる。したがって、ソースドライバの各補子の出力略 • つまり、トランジスタを近接して形成し、カレントミラー 光バラツキを少なくすることができる。

4 ች 第110図はトランジスタの形成面債 (平方ミノメートル) と、単体 出力電視バラツキとは、Vt電圧での電流バラツキである。黒点は所定の 形成面積内に作製された腎価サンブル(10-200個)のトランジス 夕出力電形パラツキである。第 1 1 0 図の A 領域(形成面積 0 . 5 平方 ミリメートル以内)内で形成されたトランジスタには、ほとんど出力電 所のパラツキがない (ほぼ、観発範囲の出力電流パラツキしかない。つ カミリメートル以上)では、形成面積に対するピカ亀所のバラツキが急 微に大きくなる傾向がある。B 領域 (形成面積0.5平方ミリメートル 以上2.4平方ミリメートル以下)では、形成面積に対する出力電流の トランジスタの出力電流バラツキ(3g)との劇定結果を示している。 一定の出力電流が出力される)。逆に C 領域(形成回模 2. パラツキはほぼと町の関係にある。 오 13

2

ただし、出力電流の絶対値は、ウエハごとに異なる。しかし、この問 題は、本発明のソースドライパ(1 C) 1 4において、基準電流を調整 **ド**フソ また、 ること、あるいは所定値にすることにより対応できる。

発明は、入力デジタルデータ (D) により、単位トランジスタ 6.3 4に流れる電流数を切り替えることによりソース信号線18に流れる 電煎屋を変化 (前御) する。賭闘数が64階闘以上であれば、1/64 = 0.015であるから、理論的には、1~2%以内の出力鑑煎バラツ なお、1%以内の出力パラツキは、視覚的に 5%以下ではほぼ判別する トミラー回路などの回路工夫で対応できる(解決できる) 0 は判別することが困難になり、 +以内にする必要がある. ない(均一に見える) ន Ю

出力観視パラツキ(%)を1%以内にするためには、第110図の結

WO 83427998

25

果に示すようにトランジスタ醇 (パラツキの発生を抑制すべきトランジ スタ)の形成面積を2平方mm以内にする必要がある。さらに好ましく 5%以内にすることが好ましい。第110図の結果に示すようにトラン ジスタ群681の形成面積を1.2平方mm以内にすればよい。なお、 は、出力電流のパラツキ (つまり、トランジスタのV(パラツキ)をO. **形成面倒とは、樅×壌の長さの面頂である。たこえば、一倒として、1.** 2平方mmでは、1mm×1、2mmである ß

5 平方ミリメートル以内 トラ ۱۱ ج 条件を満足することを要しない,少なくとも一方が(3つ以上ある場合 実状は問題がな は、1つ以上のトランジスタ群681)この条件を商足するように構成 すれば本発明の効果が発揮される。特に、下位のトランジスタ群681 に、関してこの条件を消 ことが好ましい。画像表示に問題が発生しにくくなるからであ 6 階額以下の場合、たとえば、6ピット(64 階調)の場合は、出力 なお、以上は、特に8ピット(356階間)以上の場合である。 に形成すればよい。また、トランジスタ群681(第68囚では、 ンジスタ群681aと681bの2つを図示している)の両方が、 流のパラツキは2%程度であっても良い(函像表示上、 (681aが上位で、681bが下位の関係) い)。この場合は、トランジスタ群681は、 足さむる

22

子、孫というように少なくとも複数の電流源を多段接続し、かつ各 電前版密配圖にしている(もちろん、鰒、子の2段接続でもよい)。ま 本発明のソースドライパ(1C)14は、第68図に図示するように、 表示被憧などと組み合わせることができる。 まな、 以上の事項は本発明の他の実施例においても適用され、 の表示パネル、アレイ、 8

密配置にする。このトランジスタ群681は電圧受け渡しの関係にある。 具体的には、第68図の点接で囲った範囲(トランジスタ群681)を た、各亀流原賃 (トランジスタ 許 6 8 1 間)を電流受け渡しにしている。 **宝た、親の電成節631と子の電航源632aとは、ソースドライバ1** ង

NO 03:027998

PCT/JP02;09668

4チップの路中央的に形成または配留する。チップの左右に配置された子の電流類を構成するトランジスタ632aと、子の電流源を構成するトランジスタ632aと、子の電流源を構成するもうシジスタ632aと、子の電流源を構成するもう・ランジスタ632bとである。から、最上位のトランジスタ群68laをこのチップの略中央部に配置する。そして、ICチップ14の左右に、下位のトランジスタ群68lbの個数がICチップの左右で略等しくなるように配置または、形成もしくは作数するのである。なお、以上の事項は、ICチップ14に限定されず、低温あるいは高温ポリシリコン技術で基板71に直接形成じたさり、アースドライバ14にも適用される。他の事項を同様である。

本発明では、トランジスク群681aは1Cチップ14の路中央部に 1つ構成または配置または形成あるいは作製されており、チップの左右 に8個ずつトランジスク群681bが形成されている (N=8+8、第 63図を参照のこと)、子のトランジスク群681bはチップの左右に 54とくなるように、もしくは、チップ中央の親が形成された位置に対し、 左側に形成または配置されたトランジスク群681bの個数と、チップ の右側に形成または配置されたトランジスク群681bの個数と、チップ の右側に形成または配置されたトランジスク群681bの個数と、チップ の右側に形成または配置されたトランジスク群681bの個数と、チップ の右側に形成または配置されたトランジスク群681bの個数と、チップ の右側に形成または配置されたトランジスク群681bの個数と、チップ の右側に形成または配置されたトランジスク群681bの個数と、チック の右側に形成または配置されたトランジスク群681bの個数との 差が、1個以内となるように構成することが好ましい。以上の毎項は、 発にあたるトランジスク群(第68図では省路されているが)について も同様である。

親電前頭も31と子電前頭も32aとの間は電圧受け替し(電圧接線)されている。したがって、トランジスタのVcパラツキの影響を受けやすい。そのため、トランジスタ群681aの部分を密配置する。このトランジスタ群681aの形成面積を、第210図で示すように2平方ミリメートル以内の面積に形成する。さらに好きしくは1.2平方ミ

W:0 03:027998

PCT/JP02/09669

**₽** 

リメートル以内に形成する。もちろん、階調数が64階膜以下の場合は、5平方ミリメートル以内でもよい。

トランジスタ背6 8 1 c とそトランジスタ6 3 2 b との間は電荷でデータを受け復し(電流受け復し)しているので、多少、距離は幅れて b 特わない。この距離の範囲(たとえば、上位のトランジスタ群 8 8 1 a の出力端から下位のトランジスタ 6 8 1 b の入力端までの距離)は、先に説明したように、第2の電流額(そ)を構成するトランジスタ 6 3 2 b とを、少なくとも 1 0 m 叫以内の距離に配置する、併ましくは 8 m m 以内に配置ま 10 たは形成する。さらには、5 m m 以内に配置することが好ましい。この

D たみがなり 5・6 5 には、5 m m 以内に配置することが好ましい。この 範囲であれば、検討によりシリコンチップ内で配置されてトランジスタ の海性 (V t、モビリティ (u)) 善が、電流受け嬉しではほとんど影 軽しないからである。特に、この関係は、下位のトランジスタ群で独施 することが好ましい。たとえば、トランジスタ群 5 8 1 a が上位で、そ 15 の下位にトランジスタ群 6 8 1 b・さらにその下位にトランジスタ群 6 8 1 c があれば、トランジスタ群 6 8 1 b と・ランジスタ 5 8 1 c の 電流受け産しがこの関係を満足させる。したがって、すべてのトランジ スタ群 6 8 1 がこの関係を満足させる。したがって、すべてのトランジ スタ群 6 8 1 がこの関係を満足させることに、本発明が限定されるもの ではない。少なくとも 1 組のトランジスタ群 6 8 1 がこの関係を満足さ ではない。少なくとも 1 組のトランジスタ群 6 8 1 がこの関係を満足さ

数が多くなるからである。 第3の亀流漿 (孫) を構成するトランジスタ633aと第3の亀疣源 を構成するトランジスタ633bについても同様である。なお、亀圧受け渡しでも、ほぼ適用することができることは首うまでもない。

トランジスタ群68:bはチップの左右方向(長手方向、つまり、出力端子761と対面する位置)に形成または作製あるいは配置されている。このトランジスタ群681bの個数Mは、本発明では11個(第63図をを照)である。

ĸ

শ্ৰ

WO 03/02-1998

子電游項632bと孫電玩嬢633aとの間は電圧受け渡し(電圧接 PCT/JP02:09668 14

されている。そのため、トランジスタ群6816と同僚にトランジ らに好ましくは1.2平方ミリメートル以内とする。ただし、このトラ ンジスタ群6815部分のVLが少しでもばらつくと回像として認識 されやすい,したがって、ほとんどパラツキが発生しないように、形成 夕群681bの虧分を密配置する。このトランジスタ群681bの 面徴は第110区のA領域(0.5平方ミリメートル以内)にするこ 成面観を、第110図で示すように2平方ミリメートル以内とする。 が好まいい。 トランジスタ舞681bを構成する孫トランジスタ633aとトラ ンシスタ633bとの間は電武でデータを受け渡し(電疣受け渡し)し いの距離の範囲にひこん 少なくとも8mm以内の距離に配置する。さらには、5mm以内に配置 を構成するトランジスタ 633aと第2の電流頭(張)を構成するトランジスタ633bとを、 ているので、多少、距離が離れても構わない。 聚 第3の亀流源 も先の説明と同様である。 することが好ましい。 음 12

場合を示す。電子ポリウムは低抗691、電形制限および各基準亀圧を 電子ポリウムは電流を出 また、電子ポリウム回路は、EL表示パネルの色数に広じて形成(も **電子ボリウムで模成した** 作成する。低抗691はボリシリコンで形成する)、デコーダ692、 力する。トランジスタ641はアナログスイッチ回路として機能する。 ひくは配置) する,たとえば、RGBの3原色であれば、各色に対応す る3つの電子ポリウム回路を形成(もしくは恥憚)し、各色を独立に調 盤できるようにすることが好ましい。しかし、1つの色を基準にする(固 定する)場合は、色数一1分の電子ポリウム回路を形成くもしくは配置) 69 図に、前記電液値制御用源子として、 レベルシフタ693なごで構成される。なお、 ឧ 絽

RGBの3原色を独立に基準電流を制御する抵抗索子 第76図は,

WO 03:027998

감

PCT;JP02;09668

頒頒632などの親亀伝源、子亀茂源など基本(根本)となる電流源は もちろん、抵抗案子651は電子 集して配置することにより、各ソース信号線18からの出力バラツキが 低液する。第16図に図示するようにICチップ(回路)14の中央部 の左右に電流頂 6 3 1 、 6 3 2 などから電流を均等に分配することが容 ポリウムに置き換えてもよいことは買うまでもない。電流源631、 第76図に図示する領域に電流出力回路104に密集して配置する。 に電売出力回路704に配置することにより、ICチップ(回路) 易となる。こたがって、左右の出力バラツキが発生しにく 5:を形成 (配置) した権威にある。

ただし、中央部に電流出力回路 704 に配置することに限定するもの 33 ではない。ICチップの片犇もしくは西角に形成してもよい。 **力段回路と平行に形成してもよい。** 2

のRGBの電流出力回路704K、704G、704Bも近接して配置 G. B) に、第73図に図示する低電売質域の 基準電荷INLを調整し、また、第74図に図示する低電質値域の基準 前出力回路?04Rに36低電形低域の基準電流ⅠN.Lを開強するポリ Lが配置され、高電流領域の基準電流INHを関整するボリウム(もし くは、亀圧出力もしくは電流出力の電子ポリウム)651RHが配置さ れる。同様に、Gの電流出力回路 7 0 4 Gには低電流領域の基準電流 I 亀流出力回路104は、R、G、Bごとに形成(配置)し、かつ、 (もしくは、電圧出力もしくは電流出力の電子ポリウム) 6 電所INHを調整する(第79図も参照のこと)。 したがって、 する. また. 各色 (R. ひな 53 ន

ポリウム)651GLが配置され、高電流領域の基準鑑成INHを調整 651GHが配置される。また、Bの電流出力回路704Bには低電流 高電流領域の基準 するポリウム(もしくは、電圧出力もしくは電流出力の電子ポリウム) 類域の基準電荷INLを鞘整するポリウム(もこくは、 は電流出力の電子ボリウム) 651BLが配置され、 ន

N L を開發するポリウム(もしくは、電圧出力もしくは電流出力の電子

WO 03027998

PCT/JP02/09668

143

電流INHを調整するポリウム(もしくは、電圧出力もしくは電流出力の電子ポリウム)55:BHが配置される。

なお、ポリウム651なごは、EL条そ15の退度特性を補償できるように、温度で変化するように構成することが好ましい。また、第79四に示すガンで特性で、折れ由がり点が2点以上あるときは、各色の基準電流を調整する電子ポリウムあるいは近折などは3個以上にしてもよいことは言うまでもない。

ICチップの出力端子には、出力パッド?61が形成または配置されている。この出力パッドと、表示パネルのソース信号線18とが接続される。出力パッド761は、メッキ技術あるいはネイルヘッドポンダ技術によりパンプ (突起)が形成されている。突起の高さは10ヵm以上40μm以下の高さにする。

2

前記パンプと各ソース信号録18とは導電性接合圏(図示せず)を介して電気的に接続されている、導電性接合層は接着剤としてエポキシ系

15 フェノール系等を主剤とし、娘 (Ag)、金 (Au)、ニッケル (NI)、カーボン (C)、 酸化酸 (SnO2) などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。 導竜性接合層は、転写等の技術でパンプ上に形成する。また、パンプとソース信号線1 BとをACF 増脂で熱圧着する。 なお、パンプあるいは出カバッド761とソース信号線18 ので接続は、以上の方式に限定するものではない。また、アレイ基核上に1C14を複載せず、フィルムキャリや技術を用いてもよい。また、ポリイミドフィルム等を用いてソース信号線18などと接続しても良

第69回において、入力された4ピットの電流値制御用データ(D 50 1)は、4ピットデコーダ回路692でデコードされる(分割数が64 必要であれば、6ピットにすることは言うまでもない。ここでは説明を容易にするため、4ピットこして説明をする)。その出力にレベルシフタ回路693により、ロジックレベルの電圧値からアナログレベルの電

WO 03/027998

PCT/JP02/09468

<u>1</u>

圧値に昇圧され、アナログスイッチ641に入力される。

電子ボリウム回路の主傷成等は、固定抵抗R0691aと16個の単位抵抗r591bで傳成されている。デコーダ回路692の出力は、16個のアナログスイッチ641のいずれかに接続されており、デコーダ 回路692の出力は、116個のアナログスイッチ641のいずれかに接続されており、デコーダ 日路692の出力が4であれば、11でいる。すなわち、例えば、デコーダ 日路692の出力が4であれば、電子ボリンムの抵抗値はR0+5rとなる。この電子ボリウムの抵抗は、第1段電流流631の負荷となっており、アナログ 臨風 A V d d にブルアップされている。したがって、この電子ボリウムの抵抗値が変化するアップされている。したがって、この電子ボリウムの抵抗値が変化するファブされている。したがって、この電子ボリウムの抵抗値が変化するファブされている。したがって、この電子ボリウムの抵抗値が変化するファブされている。したがって、この電子ボリウムの抵抗値が変化するファブされている。したがって、この電子ボリウムの抵抗値が変化するファブを100電流値が変化し、その結果、第3段電流流6b変化して、ドライバICの出力電流はコントロールされることになる。

なお、説明の部合上、電流値制御用データは4ビットとしたが、これは4ビットに固定されるものではなく、ピット数が多ければ多いほど、電流値の可変数が多くなることは言うまでもない。また、多段式カレントミラーの構成を3段として説明したが、これも3段に固定されるものではなく、任意の段数でもかまわないことは言うまでもない。

12

また、温度変化により、EL 義子の発光輝度が変化するという瞭題に対して、電子ボリウム回路の構成として、温度により抵抗値が変化するの 外付げ抵抗691aを具備させることが好ましい。温度により抵抗値が変化する外付が抵抗とは、サーミスタ、ポジスタなどが例示される。一般に、寿子に流たる電形に応じて輝度が変化する発光業子は、塩食特性を持っており、同じ電で値を流しても、その発光輝度は温度により変化する。そこで、温度により抵抗値が変化する外付付抵抗691aを電子26。そこで、温度により抵抗値が変化する外付付抵抗691aを電子26。ポリウムに付けることにより、定電売出方の電流値を温度により変化さ

なお、前記多刄式カレントミラー回路を、赤(R)用、緑(G)用、

せることができ、温度が変化しても発光確度を常に一定にすることがで

命る。

WO 03:02 1998

Ξ

Bで同じ輝度にするためには、発光素子に流す電流値をR.G、B でそれぞれ開盤する必要がある。また、有機EL要示パネル等の電流感 を補正するために形成または配置したサーミスタ等の外部権助兵子の 一般に有機EL等の電 G、Bで発光物性が異なる。従って、 戴型発光素子では、R. G. Bで温度特性が異なる。従って、 bf にも、R、G、Bでそれぞれ開整する必要がある。 育 (B) 用の3系統に分離することが好きしい。 œ. 筑昭動 型発光 深子では.

10

本発弱では、前配多殺式なレントミラー回路が、R用、G用、B用の 3 系統に分離されているので、発光特殊や温度特性をR、G、Bでそれ ぞれ閻整することができ、最適なホワイトバランスを得ることが可能で

ន

と、1 水平走査期間(1 H)に百条16に十分な電流を告き込むことが 先にも説明しているが、電波駆動方式では、黒云示時で、画系に香き 込む電祇が小さい。そのため、ソース信号線18などに寄生容量がある レベルの電前値は数 n A 程度と微弱であるため、その信号値で数: 0 p F程度あると思われる寄生容は(配線負荷容量)を駆動することは困難 を書き込む前に、ブリチャージ電圧を印加し、ソース信号像18の電位 レベルを画券のTFT114の黒表示電崩(基本的にはTFT112は オフ状態)にすることが有効である。このブリチャージ電圧の形成(作 この解題を解決するためには、ソース信号線18に画像データ 画像データの上位ビットをデコードすることにより、黒レベ できないという問題点があった。一般に、亀消駆動型野光楽子では、 ルの定電圧出力を行うことが有効である。 である。 2 ଛ

第10図に、本発明のプリチャージ機能を有した電流出力方式のソー 6 ピットのが鴨 上位3ピットD3、D4、D5がすべて0である場合をNOR回路10 **祇出力回路の出力段にプリチャージ機能を搭載した場合を示している。** 画像ゲータD0~D5 スドライパ (1C) 14の一倒を示す。第10区では、 第10四におかて、ブリチャージ制御信号は、 18

WO 02/027998

PCT;3P02/09668

PCT/JP02/J9668

346

2 でデコードし、水平同期信号HDによるリセット機能を有するドット の場合は、第68因などで説明した電流出力段704からの出力電流が ソース信号線 18に印加される (ソース信号線 18からプログラム鑑流 I wを吸収する) 。この構成により、画象データが黒レベルに近いの階 **閏日~7 路剱目の場合、1 水平期間のはごめの一定期間だけ黒レベルに 扫当する電圧が沓き込まれて、電流駆動の負担が関り、魯き込み不足を** 捕うことが可能となる。なお、完全黒表示を 0 階鋼目とし、完全白表示 クコックCLKのカウンタ回路 7 0 1 の出力とのAND回路 7 0 3 とり、一定期間親レベル亀戸Vpを出力するように増成されている。

ı

なお、ブリチャージを行う階調は、黒表示領域に限定すべきである。 ると、今度は、白表示領域で、輝度の低下(目標輝度に到達しない)が 電応駆動方式では、響き込み電荷が小さい(徐小))を選択しプリテャ つまり、響き込み国像データを判定し、黒領域階弱 (低輝度、 ージする(選択プリチャージ)。全階臨データに対し、 発生する。また、画像に椛筋が表示される。 2

さ63階関目とする(64階調表示の場合)

2

リチャージを行う(たとえば、64階間の時は、0階調目から7階調目 までの画像データの時、ブリテャージを行ってから、画像データを書き 込む)。さらに、好ましくは、階観データの階調のから1/16の領域 プリチャージを行って の路鷸で、選択プリテャージを行う(たとえば、64階額の場合では、 好ましくは、賭調データの路闘りから1/8の領域の階韻で、 0 階調目から3 塔関目までの画像データのとき、 から、回像データを審き込む)

8

特に黒表示で、コントラストを高くするためには、暗鯛0のみを検出 してプリチャージする方式も有効である。これにより、極めて黒表示が 良好になる。問題は、画面全体が路調1.2の場合に国面が黒浮きして 見えることである。したがって、階貫データの階頭のから1/8の領域 一定の範囲で選択プリチャージを行う 絽

WO 03/027998

PCT!IP02:119/168

147

階調データの階調 ジを行う(たとえば、64階間の場合では、0階類目から3階間目まで の画像データのとき、プリチャージを行ってから、画像データを告き込 む)などの気御を行う。また、プリチャージ電圧も、Rは7(V)であ プリチャージを行ってから、画像データを瞽者込む),他の色(G、B) は、陼胡データの階調のから1/16の領域の時調で、選択ブリチャー れば、他の色 (G、B) は、7. 5 (V) の**館圧をソース**像号線 1 8 に き込むようにする。最適なプリチャージ電圧は、EL套示パネルの製 **道ロットで異なるここが多い。したがって、プリチャージ電圧は、外部** 4階顎の場合では、01階調目から7階頭目までの画像データのとき R、G、Bで異ならせる 3から1/8の領域の暗調で、週校プリチャージを行う (たとえば、 とも有効である,EL表示棄子15は,R,G,Bで発光開始電圧, 整回路も電子ポリウム回路を用いることにより容易に実現できる。 ポリウムなどで調整できるように偽成しておくことが好ましい。 光輝度が異なっているからである。たとえば、Rは、 なお、プリテャージの電圧、谐調範囲は、 2 15

シする第1モード、階関0から階関3の範囲でプリチャージする第2モ ード、階観0から陰関1の範囲でプリチャージする第3モード、全路闘 の範囲でプリチャージする第4モードなごを設定し、これらをコマンド で切り替えるように構成することが好ましい。これらは、ソースドライ また、全くプリチャージしない第0モード、烙餌0のみをプリチャ パ(IC)14内においてロジック回路を構成(設計)することによ 容易に実現できる。 ន

第15図は選択プリテャージ回路部の具体化構成図である。PVはプ リチャージ電圧の入力端子である。外部入力あるいは、電子ポリウム回 R、G、Bで個別のブリチャージ電圧を設定するとしたがこれに限定す R. G、Bで共通であってもよい。プリチャージ電圧 16の駆動TFT113のVtに相関するものであり、この画 路により、R、G、Bで信別のブリチャージ電圧が設定される,なお、 るものではない。 英国 . **ស** 

NO 03/027998

PCT/JP62/09668

₹

TFT113のW/L比などがR.G,Bで異ならせている(異なった G、B 画祭で同一だからである。逆には、画祭16の慰動 設計となっている)場合は、ブリチャージ電圧を異なった設計に対応し て調整することが好ましい。たとえば、しが大きくなれば、TFT1; 8のダイオード特性は悪くなり、ソースードレイン(SD)電圧は大き くなる。したがって、プリチャージ電圧は、ソース電位(V c d)に対 して低く設定する必要がある。 ¥164K, 'n

このアナログスイッチのW(チャンネル塩)はオン抵抗を低減するため に、10um以上にする必要がある。しかし、あまりWが大きいと、寄 生容量も大きくなるので100μm以下にする。さらに好まじくは、チ ヤンネル幅がは15μm以上60μm以下にする。以上の事項は第75 図のスイッチ641トのアナログスイッチ731、第13図のアナログ プリチャージ電圧FVはアナログスイッチ731に入力されている。 スイッチ731にも適用される。 2

リチャージ盾号(PSL)、おこび第74図のロジック信号の上位3ピ ット (H5、H4、H3) で制御される。一例としたロジック信号の上 スイッチ641aはブリチャージィネーブル(P E N)僧号、選托ブ **也3ピット (H5、H4, H3) の意味は、上位3ピットが "0" のと** 位3ピットが"1"のとき(路調0から路頭1)を選択してプリチャ きに選択プリチャージが実施されるようにしたためである。つまり、 ジが実施されるように脩成している。 2 ଷ

路戦 0 から階級 7 の範囲でプリチャージするなどのように固定しても よいが、低路鰕流垓(第19図の烙砌のから増稠R1もしくは路錫(R 低階調領域と連動さ せてもよい。つまり、選択プリチャージは、近路調気域が階調りから路 EK 1の時はこの徳囲た実施し、低階職領域が階間のから路鰕R 2の時 はこの範囲で実施するように運動させて実施する。なお、この気御方式 なお、この選択プリチャージは、路間0のみをプリチャージするとか。 1-1)) を選択プリチャージするというように、 ន

149

の方が他の方式に比較して、ハード規模がかさくなる

以上の信号の印加状態により、スイッチ641aがオンオフ制揮され、スイッチ641aがインオン制揮され、スイッチ641aがインオン制御され、スイッチ641aがソース信号線18元ッチ641aがソース信号線18元ッチ641aがソース信号線18元ッチ641aがソース信号線18元中が立たなか、プリチャージ電圧PVを印加する時間は、別途形成したカウンタ(図示せず)により設定される。このカウンタはコマドにより設定できるように構成されている。また、プリチャージ電圧の印加時間は1水平走査期間(1月)の1/100以上1/5以下の時間に設定することが好ましい。たとえば、1月が100μsecとすむに以上10μsecとする。さらに好ましくは、2μsec以上10μsecとする。

2

V印加時間を可変することによっても良好な結果が得られる。たとえば、 R. G、ヨで異ならせたりすること b良好な結果が得られる。たとえば、Rのプリチャージ時間をG、Bの プリチャージ時間よりも長くするなどである。これは、有機ELなどで にソース信号線18に印加する巨像データにより、プリチャージ電圧P 完全累表示の階闕 0 では印加時間を長くし、階調4ではそれよりも短く の蓋を考慮して、印加時間を設定することも良好な結果を得ることがで きる。たとえば、1日前にソース信号線に画系を白表示にする電斑を鲁 1.H前にソース信号線に富素を開表示にする電流を沓き込み、次の1.H に、白蒜に黒疫示にする亀硫を醤き込む場合は、プリチャージ時間を塩 するなどである。また、1日前の画像データと次に印加する画像データ き込み、次のIHに、画祭に黒表示にする亀流を雷き込む場合は、プリ チャージ時間を長くする。黒表示の電流は微小であるからである。逆に、 くするか、もしくはプリチャージを停止する (行わない)。 白表示の は、RGBの各材料で発光開始時間などが異なるからである。また、 また、プリチャージ印加時間は、 か込み電流は大きいからである。 2 ೫ প্ত

ន

また、印加する画像データに応じてプリテャージ亀圧を変化させることも有効である。黒表示の書き込み電流は做小であり、白表示の書き込

WO 03/027998

PCT/JP02,09668

PCT/JP02/09668

150

み電液は大きいからである。したがって、低階調値域になるにしたがって、ブリチャージ亀圧を高く(Vddに対して、なお、画森TFT11aがPチャンネルのとき)し、高階戦領域になるにしたがって、ブリチャージ電圧を低く(画業TFT11aがPテャンネルのとき)する。

5 プログラム電流ネーブン増子 (P O 34子) が "0" のときは、スイッチ 6 4 1 bがオフ状態となり、I L 34子および I H 54子とソース信号線 1 8 とは切り離される (I o u t 端子が、ソース信号線 1 8 と接続されている)、 したがって、プログラム電流 I wはソース信号線 1 8 には流れない。 P O 34子はプログラム電流 I wをソース信号線に印加している時は、 "1" とし、スイッチ6 4 1 bをオンして、プログラム電流 I wをソース信号線 1 8 に に ボナップ・スイッチ6 4 1 bをオンして、プログラム電流 I wをソース信号線 1 8 に に だす。

P O 端子に"0"を均加し、スイノチ641 Dをオープンにするときは、表示領域のいずれの国素行も選択されていない時である、電流源634は入力データ (D 0~D 5) に基づいて電前をたえず、ソース信号線18から引き込んでいる。この電流が選択された国素16のV d d 峰子からTFT11aを介してソース信号線18に流れ込む電流である。したがって、いずれの国素行も選択されていないときは、国業16からソース信号線18に電流が流れる経路がない。いずれの国案行も選択されていない路とは、任意の国業行が選択され、次の国業行が選択されるまでの間に発生する。なお、このようないずれの画案(国案行が選択されるまれず、ソース信号線18に流れ込む(流れ出す)経路がない状態を、されず、ソース信号線18に流れ込む(流れ出す)経路がない状態を、

12

されず、ソース個号線18に流れ込む(流れ出す)経路がない状態を、全非避択期間と呼ぶ。 この状態で、IOUT端子がソース信号線18に接続されていると、オンしている単位電流源634(実際にはオンしているのはD0~D5端子のデータにより制御されるスイッチ641であるが)に電流が焼れる。そのため、ソース信号線18の寄生容量に充電された電荷が放電ご、ソース信号線18の電位が、急激に低下する。

紹

以上のように、ソース信号線18の電位が低下すると、本来ソース信

PCTUP02/0966B

121

号級!8 に書き込む電流により、元の電位まで回復するのに時間を要するようになってしまう。

この課題を解決するため、本発明は、全非選択期間に、PO倖子に "0"を印加し、第75回のスイッチ641bをオフとして、1つUT 端子とソース信号線18とを切り離す。これにより、ソース信号線18 から電流流634に電流が流れ込むことはなくなるから、全非選択期間 にソース信号線18の電位変化は発生しない,以上のように、全非選択 期間にPO端子を前卸し、ソース信号線15から電流流を切り解すこと により、良好な電流書き込みを実施することができる。

10 また、画面に白表示領域(一定の輝度を有する領域)の国役(白面領)と、果表示領域(所定以下の輝度の領域)の面積(馬面領)とが混在し、白面積と黒面積との割合が一定の範囲のとき、プリチャージを停止するという機能を付加することは有効である(遠正プリチャージ)、この一定の範囲で、国像に軽筋が発生するからである。もちろん、逆に一定の15 範囲で、プリチャージするという場合もある。中か まぬれれいた、こ

15 範囲で、プリチャージするという場合もある。また、画像が敷いたとき、 国像がノイズ的になるからである。適正プリチャージは、境類回路で自 面積と黒面積とに該当する画衆のデータをカウント(減算)することに より、容易に実現することができる。また、適正プリチャージは、R、G、 G、Bで異ならせることも有効である。EL表示素子15は、R、G、 20 Bで発光開始電圧、発光母度が異たっているからである。たとえば、R は、所定健度の自面積:所定幅度の異面積の比が1:20以上でプリチャージを停止または開始し、GとBは、所定程度の自面積:所定隔度の

園面積の比が1:16以上でプリチャージを停止または開始するという構成である。なお、臭酸および検討結果によれば、有機ELパネルの26 場合、所定輝度の自面積:所定輝度の鼠面積の比が1:100以上(つまり、黒面積が白面積の100倍以上)でプリチャージを停止することが好ましい。さらには、所定輝度の白面積:所定輝度の出面積:可定輝度の黒面積の比が1:200以上(つまり、黒面積が白面積の200倍以上)でプリチャ

WO 03/1127998

PCT/JP02:09668

162

一ジを停止することが好ましい。

プリチャージ電圧PVは、画発16の駆動TFT11aがPチャンネルの場合、Vdd (第1図を参照)に近い電圧をソースドライバ(「C)14から出力する必要がある。しかし、このブリチャージ電圧 PVがV る d はに近いほど、ドライバ回路(1C)14は高能圧プロセスの半導体を使用する必要がある(高能圧といっても、5(V)~10(V)であるが、しかし、5(V)能圧を超えると、半導体プロセス価格は高くなる点が眼圈である。したがって、5(V)耐圧のプロセスを採用することにより高精細、低価格のプロセスを使用することができる)。

第92図は、この課題を容決するパネル構成である。第92図では、 アレイ71倒にスイッチ回路641を形成している。ソースドライバ1 4からは、スイッチ641のオンオフ信号を出力する。このオンオフ信号は、アレイ71に形成されたレベルシフト回路693で昇圧され、ス20イッチ641をオンオフ動作させる。なお、スイッチ641およびレベルシフト回路693が画業のTFTを形成するプロセスで同時に、もしくは順次に、形成する。もちろん、外付け回路(IC)で別途形成し、アレイ71上に実抜などしてもよい。 オンオフ信号は、先に説明(第75図など)したプリチャージ条件に基づいて、「C14の端子761aから世力される,したがって、ブリチャージ電圧の印加、駆動方法は第92図の実施例においても適用できることは言うまでもない。端子761ェから出力される電圧(信号)は、5(V)以下と低い。この亀圧(信号)がレベルシフ夕回路693でス

ង

WO 03:027998

153

PCT/JP02:09668

以上のように構成することにより. ソースドライバ (1C) 14はプ なる。したがって、プリチャージもVidd電圧まで十分印加できるよう ログラム亀茂Iwを駆動できる動作電圧範野の館須電圧で十分になる。 プリチャージ亀圧PVは、動作亀圧が高いアレイ基板71で設題はなく イッチ641のオンオフロジックレベルまで毎幅が大きくされる。 になる מו

第89因のスイッチ区路641もソースドライバ(1 C)14内に形 するとなると財圧が問題となる。たとえば、画案16のVd この課題を解決する実施例が第91図の構成である。アレイ基版7: d電圧が、IC14の電源電圧よりも高い場合、IC14の端子161 にIC14を破壊するような電圧が印加される危険があるからてある。 成(配位)

仕様などと同一または近似である。 にスイッチ回路641を形成(配置)している。スイッチ回路641の スイッチ641は:C14の出力よりも先で、かつソース信号線18 の途中に配置されている。スイッチ641がオンすることにより、画案 6 をプログラムする電流 I Wがソースドライバ (1C) 1 4に成れ込 ることにより、第90図に図示する駋動方式などを実施することができ 4はソース偖号線18から切り離される。このスイッチ641を制肉す ひ。スイッチ641がオフすることにより、ソースドライバ(1C)1 構成などは第92図で説明した構成. 9 15

(4) 以下と低い,この電圧(信号)がレベルシフタ回路693でスイ 第92図と同様に端子761aから出力される電圧(復号)は、 ッチ 6 4 1 のオンオフロジックレベルまで振幅が大きくされる

8

以上のように構成することにより、ソースドライバ (1C) 14はブ が破壊することはなく、また、ソースドライバ(IC)14が破壊され ログラム電流「wを駆動できる動作電圧範囲の電源電圧で十分になる。 また、スイッチ641もアレイ71の亀頭亀圧で動作するため、画案1 5から∨dd電圧がソース信号徼18に印加されてもスイッチ641

NO UNICTORS

PCT/JP02:09668

364

ることもない。

ッチ 6 41とブリチャージ亀圧PV印加用スイッチ 6 41の双方をア なお、第91図のソース信号線18の途中に配置(形成)されたスイ レイ基仮?こに形成(配置)してもよいことは言うまでもない(第91 図+第92図の構成〉 **以前にも説明したが、第1殴のように画案16の駆動用TFT11a 塾訳TFT(1:b、11c)がPチャンネルTFTの場合は、突き抜** FT(11b.11c)のG~S谷国(寄生容園)を介して、コンデン サ19の端子に突き抜けるためである。Pチャンネルトランジスタ 11 οがオフするときにはV g h 電圧となる, そのため、コンデンサ l 9 の け亀圧が発生する。これは、ゲート間号線:7gの竜位変動が、

**端子電圧がVdd側に少しシフトする。そのため、トランシスタ11a** のゲート(G)梢子電圧は上昇し、より黒装示となる。 2

しかし、反面、第1階額の完全風表示は実現できるが、第2階類など は表示したくいことになる。もしくは、第1階間から第2階調まで大き く路鍋飛びが発生したり、特定の路関範囲で黒つぶれが発生したりする この課題を解決する構成が、第71因の構成である。出力電視値を嵩上 目的は、突き抜け電圧の補償である。また、画像データが黒レベルので げする機能を有することを特徴としている。潜上だ回路11:の主たる 53

あっても、ある程度(数10nA)電流が流れるようにし、黒レベルの 词整にも用いることができる。 প্ত

基本的には、第71図は、第64図の出力段に嵩上げ回路(第71図 の点線で囲まれた的分)を追加したものである。第71図は、電流値嵩 上げ虧徴間号として3ピット(Kの、K1、K2)を仮定したものであ り、この3ピットの引御信号により、孫電流狼の電流値の0~7 倍の電 低値を出力電流に加算することが可能である.

32

以上が本発明のソースドライバ(IC)14の基本的な駁髮である。 さらに詳細に本発明のソースドライバ(IC)14について説明

ß

をする。

PCT/JP02A09668

55

EL栞子15に従す電流1〈A)と発光輝度B(n t)とは線形の関 保がある。つまり、EL素子15に改す電流:(A) と発光輝度B 1)とは比例する,電流駆動方式では,1ステップ(傍側刻み)は, 茂(亀点源634(1単位))である。

人間の陽度に対する視覚は2乗待性をもっている。つまり、2乗の出 第で変化するとき、明るさは直領的に変化しているように認識される。 しかし、第83図の関係であると、低輝度増はでも疎輝鑑領域でも、E ご素子Ⅰ5に液す電流Ⅰ(A)と発光質度B(n l)とは比例する。し 1ステップに対する輝茂変化が大きい (黒飛びが発生する), 商路関部 (白領域) は、ほほ2乗カーブの直線領域と一致するので、1ステップ に対する障度変化は等間隔で変化しているように認識される,以上のこ とから、電流緊動方式(1ステップが電流刻みの場合)において(電流 駆動方式のソースドライバ(1C)14において)、異表示筒域が麒題 たがって、1 ステップ刻みずつ変化させると、低路関節 (異質蚊) では、 2 1

この課題にだして、本発明は、第79図に図示するように、低階調飯 域(階関 0 (完全黒表示)から階関(R 1))の電流出力の掻きを小さ くし、高階調価域(階調(RI)から最大階調(R))の電流出力の候 1ステップあたりに変化する電流盘を異ならせることにより、 路関特性 が2乗カープに近くなり、低階間領域での異飛びの発生はない。以上の 第19図などに図示する、階調-電试待性カーブをガンマカーブと呼ぶ、 きを大きくする。つまり、低階調筒妓では、こ階調あたりに(1ステッ プ) 増加する電流量を小さくする, 高路調質はでは、1階調あたりに (1 ステップ)増加する電流盤を大きくする。 笋79Mの2つの猪繭係城で 以上の実施例では、低階酶領域および高階額領域の2段階の電 流頻きとしたが、これに吸定するものではない,3段階以上であっても 良いことは言うまでもない。しかし、2段階の場合は回路構成が簡単に ន

WO 03/02/1998

PCTGPU209668

156

なるので好ましい。

本発明の技術的思想は、電流駆動方式のソースドライバ (1C) など て、表示パネルがアクティブマトらックス型に段定されるものではなく、 において(基本的には電抗出力で階調表示を行う回路である。したがっ 與前マトリックス型も合まれる。)、階調1ステップあたりの電流増加 母を複数存在させることである。

'n

5Lなどの電汚駆動型の表示パネルは、印加される電流量に比例して 4では、1つの電流像(1単位)634に流れるもととなる基準電流を 表示健医が変化する,したがって、本発明のソースドライバ (1 C) 1

- 調盤することにより、容易に表示パネルの輝度を調整することができる。 EL表示パネルでは、R. G、Bで発光効率が異なり、また、NTS C基準に対する色紙度がずれている。したがって、ホワイトバランスを 最遠にするためにはRGBの比率を適正に調整する必要がある。簡整は、 RGBのそれぞれの基準電流を複整することにより行う。たとえば、R
- 前を3.54Aにする。なお、本発明のドライバでは、第67座におけ 100の10mAにするなど)、外部から調整する基準電流の調整梯度 る第1段の亀茂原631のカラントミラー倍率を小さくし(たとえば 基準電液が1 u A であれば、トランジスタ6325に流れる電洗を1. をラフにできるようにし、かつ、チップ内の役小電流の構度を効率。 の基準電流を2ヵ月にご、Gの基準電流を1.5μAにし、 簡素できるように強成している。 13 ន

回路を具備している。また、RGBで独立に調整できるように、RGB パは、近階弱角気の基準包流の関整回路と高階朝領域の基準電流の調整 ごとに氐階調節核の基準電流の顕整回路と角路調領域の基準電流の翻 第19図のガンマホーブを実現できるように、本発明のソースドライ 壁回路を具備している,もちろん、1色を固定し、他の色の基準館流を Gを固定している場合は、R、B)を調整する低階顕領域の基準電流の 甑整することによりホワイトパランスを調整する時は、2 色 (たとえば)

怒

920

PCT/JP02/09668

157 調整回路および高階関領域の基準電流の網整回路を具備させればよい。電流駆動方式は、第83図にも図示したように、ELに売す電流1と類度の関係は直線の関係がある。したがって、RGBの混合によるホワイトバランスの開整は、所定の個度の一点でRGBの基準電流を服整す

ホワイトパランスを翻載すれば、基本的には全階調にわたりホワイトパランスがとれている。

るだけでよい。つまり、所定の短度の一点でRGBの基準電荷を頻整し、

b

しかし、第19図のガンマカーブの場合に、少し注意が必要である。 まず、RGBのホワイトバランスを取るためには、ガンマカーブの折れ 10 曲がり位置(格線R1)をRGBで同一にする必要がある(逆に官えば、 電流艦動方式では、ガンマカーブの相対的な関係をRGBで同一にでき るということになる)。また、低階調策域の傾きと高階調策域の傾きと の比率をRGBで、一定にする必要がある(つまり、電流駆動方式では、 ガンマカーブの相対的な関係をRGBで同一にできるということにな

15 る)。たとえば、低階鋼領域で1倍調あたり10nA増加(低階調領域でのガンマカーブの傾き)し、高階調領域で1階積あたり50nA増加(高階調領域でのガンマカーブの傾き)する(なお、高階調領域で1店間 関あたり電流増加量/低階調領域で1階間あたり電流増加量をガンマ電流比率と呼ぶ。この実施例では、ガンマ電流比率は、50nA/:020nA=5である)。すると、RGBでガンマ電流比率を同一にする。つまり、RGBでは、ガンマ電流比率を同一にする。つまり、RGBでは、ガンマ電流比率を同一による。つまり、RGBでガンマ電流比率を同一にする。つまり、RGBでは、ガンマ電流比率を同一にした状態でEL素子15に流れる電流を調整するように構成する。

第80図はそのガンマカーブの例である。第80図(a)では、低船闘部と高階闘部とも1階闘あたりの電流増加が大きい。第80図(b)では、低階闘部と高階闘部とも1階闘あたりの電流増加は第80図(a)に収むて小さい、ただし、第80図(a)、第80図(b)ともガンマ電流比率は同一にしている。このようにガンマ電流比率を、RGBで同一に維持したまま調整することは、各色に、低階調路に印加す

WO 03:02:998

PCT/JP02:09668

358

る基準電流を発生する定電液回路と、高階関部に印加する基準電流を発生する定電統回路とを作製し、これらを相対的に流す電流を葯盤するボリワムを作製(配置)すればよいからである。

第17回はガンマ電荷比率を維持したまま、出力電流を可変する回路構成である。電流制御回路772で低電流領域の基準電流源771Lと高電流領域の基準電流源771Hとのガンマ電流比率を維持したまま、電流源633L、633Hに流れる電流を変化させる。

S

また、第78図に図示するように、1Cチップ(回路)14内に形式した個度検出回路781で相対的な表示パネルの混度を検出することが発ましい。有機EL業子は、RGBを構成する材料により温度特性が異なるからである。この温度の検出は、パイポーラトランジスタの接合部の状態が温度により変化し、出力電流が温度により変化することを利用する、この検出した温度を各色に配置(形成)した温度制御回路782にフィードバックし、電流剤御回路772により退度補償を行う。

ខ

15 なお、ガンマ比等は、発明者等の検討によると、3以上10以下の調係にすることが適切である。さらに好ましくは、4以上8以下の関係にすることが適切である。特にガンマ電流比率は5以上7以下の関係を満足させることが好ましい。これを第1の関係と呼ぶ。

また、低階調路と高階調部との変化ポイント (第79 80 の路調R1) 20 は、最大階調数Kの1/32以上1/4以下に設定するのが通切である (たこえば、最大路調数Kが6ピットの64階間とすれば、64/32 とくは、低路調部と高路調散との変化ポイント (第79 図の路網R1) は、最大階頭数Kの1/16以上1/4以下に設定するのが適切である (たとえば、最大階間数Kが6ピットの64階間とすれば、64/16 = 4階調番目以上、64/4=16階調番目以下にする)。さらに好ましくは、最大階調数Kの1/10以上1/5以下に設定するのが適切である (なお、計算により小数点以下が発生する場合は切り替てる。たと

WO 03/02:998

PCTJP02/19668

169

えば、最大階弱数Kが6ピットの64階調とすれば、64/10=6階調番目以上、64/5=12階調番目以下にする)。以上の関係を第2の関係と呼ぶ。なお、以上の説明は、2つの電流領域のガンマ電流比率の関係である。しかし、以上の第2の関係に、3つ以上の電流領域のガンマ電流比率がある(つまり、折れ曲がり点が2箇所以上ある)場合にも適用される、つまり、3つ以上の傾きに対し、任意の2つの場合に対する別係に適用すればよい。

以上の第1の関係および第2の関係の両方を同時に潜足させることにより、黒飛びがなく皮好な道像表示を実現できる。

10 第82図は、本発明の電流駆動方式のソースドライバ (1C) 14を1つの表示パネルに複数個用いた実施例である。本発明のソースドライバ14は複数のドライバ1C14を用いることを想定した、スレーブ/マスター (5/M) 端子を具備している。S/M端子をHレベルにすることによりマスターチップとして動作し、基準電流出力端子 (図示せ16 ず)から、基準電流を出力する。この電流がスレーブの1C14 (14 a、14c)の第73図、第74図の1NL、1NH端子に流れる電流となる。S/M端子をLレベルにすることにより1C14はスレーブチップとして動作し、基準電流入が端子をLレベルにすることにより1C14はスレーブチップとして動作し、基準電流入が端子(図示せず)から、マスターチップを比で動作し、基準電流入が端子(図示せず)から、マスターチップを比で動作と、基準電流入が端子(図示せず)から、マスターチップの基準電流を受け取る。この電流が第73図、第74図の1NL、120基準電流を受け取る。この電流が第73図、第74図の1NL、1

基準電流入力端子、基準電流出力端子間で受け速される基準電流は、各色の低階調節域と高階調質域の2系統である。したがって、RGBの3台では、3×2で6系統となる。なお、上記の実施的では、各色2系統としたがこれに設定するものではなく、各色3系統以上であっても良い。い。

本発明の電前駆動方式では、第81図に図示するように、形れ曲がり点 (階調R1なご)を変更できるように構成している。第81図 (ε)

**賭調R1で低階調部と高階調部とを変化させ、第81図(b)** 

· WO 03:027998

PCT/JP02/09668

160

は、渇悶 R 2 で低階調部と高路調弈とを変化させている,このように、折れ曲がり位置を複数箇所で変化できるようにしている。

具体的には、本発明では64階頭表示を実現できる。折れ曲がり点(R1)は、なむ、2階瞬目、4階間巨、8階間目、5階間目としている。 なお、完全果表示を暗頭0としているため、折れ曲がり点は2、4、8、15となるのであって、完全に果表示の階額を路鎖1とするのであれば、折れ曲がり点は、3、5、9、17、33となる。以上のように、折れ曲がり位置を2の倍数の箇所(もしくは、2の倍数+1の箇所:完全異表示を路調1とした場合)でできるように構成することにより、回路券10 成が容易になるという効果が発生する。

第73因に低電逆倒域の電流感回路部の構成図である。また、第74区は高電流假域の電流服部および潜上が電流回路部の構成図である。第73因に図示するように低電流源回路部は基準電流INLが印加され、基本的にはこの電流が単位電流となり、入力データL0~L4により、

15 電成額634が必要個数動作し、その総和として低電流部のプログラム電流 Tw L が流れる。 また、第74因に図示するように高電流源回路部は基準電流 I N H が印加され、基本的に 2 この電流が単位電流となり、入力データ H 0~L

5により、電流源 634が必要個数断 に、その総和として低電抗部の20プログラム電流 Lw Hが流れる。 業上げ電流回路部も同様であって、第74図に図示するように基準電流 N・Hが印 Dic お本的にはこの電流が単位電流となり、入力データ A K 0~A K 2 により、電流流 634が必要回数動作し、その総和と 3. ソース信号線18に売れるプログラム電流1wは1w=1wH+1wL+1wKである。なお、1wHと1wLとの比率、つまりガンマ電流化率は、先にも説明した第1の関係を満足させるようにする。

して路上げ亀前に対応する亀煎1mKが流れる

お、第73図、第74図に図示するようにオンオフスイッチ641

PCT:JP02:09668

161

は、インバータ?32とPテャンネルトランジスタとNチャンネルトラ スイッチ641を、インパータ132とPテャンネルトランジスタとN チャンネルトランジスタからなるアナログスイッチ 7 3 1 から輝成す ることにより、オン抵抗を低下させることができ、電砂源63くとソー ス信号線18との間の電圧降下を極めて小さくすることができる ンジスタからなるアナログスイッチ?31から構成される。

しまれ 0~14の5ピットで構成され、高鑑前回路部H0~H5の6ピットで 第73区の低盤波回路部と第14図の高鶴波回路部の影作について **構成される。なお、回路の外部から入力されるデータはD0~D5の6** この6ピットデータを110~14の5 パット、地亀窓回路部HO~H:5の6 ピットに慰敬してソース値与談に 説明をする。本発明のソースドライバ(IC)14は、低電校回路約1 画像データに対応するプログラム電流!wを印加する。つまり、入力6 ピットデータを、5+6=11ピットデータに変換をしている。 って、原籍度のガンマカーブを形成できる。 なめる、 ピット(各色64階脚) 2 4

以上のように、スカ6ピットデータを、5+6=11ピットデータに 入力データ(D)のピット数と同一にし、仮電液策域の回路のピット数 (L) は、入力データ〈D〉のピット数-1としている。なお、低電流 領域の回路のピット数(L)は、入力データ(D)のピッ~数-3之じ **にもよい。このように構成することにより、低電流領域のガンマカーブ** 高電瓶領域のガンマカーブとが、EL表示パネルの画像表示に最適 変数をしている。本発明では、高電流倒域の回路のビット数(H)は、

ន

以下、低電流倒校の回路制御データ(1.0~1.4)と高電流倒校の回 路制御データ(H0~H4)この制御方法について、第84図から第 6 図を参照しながら説明をする。 ĸ

本発明は第73図のL4端子に接続された、電流源634aの動作に 特徴がある。この634aは1単位の電液源となる1つのトランジスタ

N'O 03/17998

PCTIJFN2NI9668

162

7 で構成されている。このトランジスタをオンオフさせることにより、 ログラム電流!wの前街(オンオフ制御)が容易になる。 低電流質域と高電流領域とを階詞くで切り替える場合の Aお、第84図から河86図において、階割りから18まで図示してい るが、実際は63階間三まである。したがって、各図面におかて略調1 8 以上は省略している。また、表の"1"の寺にスイッチ6 4 1 がオン 近雪坑则信号锡(L) および高電紋側信号線(H)の印加信号である。 し、該当電戒源634とソース信号線18とが接接され、表の"0" 時にスイッチ641がオフするとしている。 第84因は、

0.0 0) である。したがって、すべてのスイッチ641はオフ状態であり、 第84國において、完全黒表示の階額0の場合は、(10~14)  $(H0 \sim H5) = (0.0.$ ソース信号像1.8にはプログラム電液1.w=0である。 0, 0, 0, 0) であり、 . 0 9

虎鹤 路蹲1では、(L0~L4) = (1、0、0、0、0、0)であり、 の1つの単位電流版634がソース信号線18に接続されている。 **遺質域の単位電流額はソース信号線 1 8 には接続されていない。**  $0 \sim HS) = \{0, 0, 0, 0, 0\}$  Taba Lawot,

2

0~H5)=(0、0、0、0、0)である。したがって、仮亀消倒域  $(L0\sim L4) = (0, 1, 0, 0, 0)$  789,の2つの単位電流源634がソース倡号線18に按続されている。 流質域の単位電流源はソース信号線18には接続されていない。 路詢2では、

ន

0~H 5) - (0、0、0、0、0) である。こたがって、低電武領域 高電航御域の単位電流源 の2つのスイッチ641La.641Lbがオンし、3つの単位電流級 路開3では、(L0~L4)=〈1、1、0、0、0)であり、 634がソース信号第18に接続されている。 **はソース信号像18には接続されていない。** ß

0~H 5) = (0, 0, 0, 0, 0) である。 ひたがつて, 低電筬領域  $(L0 \sim L4) = (1, 1, 0, 0, 1)$  750,発験4では、

NO DALIBURA

2

の3つのスイッチ641La、641Lb、641Leがオンし、4つの単位電流源634がソース信号線:8に接続されている。原電流館域の単位電流源はソース信号線18には接続されていない。

階調 5 以上では、低電流價域(L 0~L 4) = ( 1、1、6、0、1) は変化がない。しかし、高電売賃 域において、階調 5 では(H 0~H 5) = (1、0、0、0、0)であり、スイッチ6 4 1 H z がオンし、高電 売貸 域の1 この単位電荷源 6 4 1 がソース信号線 1 8 と掛焼さたている。また、路鍋 6 では(H 0~H 5) = (0、1、0、0、0)であり、

スイッチ641Hbがオンし、高電流領域の2つの単位電流版641が

10 ソース信号後18と接続される。同様に、時割7では(H0~H5)=
 (1、1、0、0、0)であり、2つのスイッテ541Ha、スイッチ641Hbがオンと、高電流領域の3つの単位電流張641がソース信号後18と接続される。さらに、路調8では(H0~E5)=(0、3.1、0、0)であり、1つのスイッチ641Hcがオンと、高電流領域以10の4つの単位電流版641がソース信号条18と接続される。以後、第84図のように層次スイッチ641がオンと、プログラム電流:wがソース信号袋18に5加される。

以上の動作で特徴的なのは、折れ曲がり点(低電流領域と高電流領域の切り扱わり点、正確には、プログラム電流 I wとしては、高電流領域のの階間の場合、低電流 I wとが出算される。つまり、海路現は正しくない。また、樹上げ電流・w Kも的算される。つまり、海路網路の路輌では、低階関節の電流に広算されて、高階間部のステップ(路間) に応じた電流がプログラム電流 I wとなっているのである。1 ステップの階碼(電流が変化する点あるいはポイントもしくは位置というへっての路の (電流が変化する点あるいはポイントもしくは位置というへってのおのう))を填として、低電流領域の制御ビット(L)が変化したい点である。また、この時、第73因のL4端子に"1"となり、スイッチ641eがオンし、トランジスタ634aに電流が流れている点である。

WO 03/027998

PCT/JP02M9668

PCTJP02V9668

포

したがって、第84回の体調4では低階調路の単位トランジスタ(電流)634が4個動作している。そして、格割5では、低階調器の単位トランジスタ(電流)634が4個転作し、かつ高階期間のトランジスタ(電流)634が1個動作している。以後同様に、階間6では、シスタ(電流)634が1個動作している。以後同様に、階間6では、おり曲が6ポイントである階度5以上では、折れ曲が9ポイント以下の低階調質域の電流後634が暗調分(この場合、4個)オント以下の低階調質域の電流後634が暗調分(この場合、4個)オント、これに加えて、額次、高階調能の電流源634が階度に応じた超数層次オンして、10.20。20.20。20.20

したがって、第73図におけるL4端子のトランジスタ634gの1個は有用に作用していることがわかる。このトランジスタ634gがないと、路調3の次に、高路調瓶のトランジスタ634が1個オンする動作になる。そのため、切り替わりポイントが4、8、16というようにいってかった。そのため、切りを持りポイントが4、8、16というようには、この乗数になうない。2の条数は1倍号のみが"1"となった状態である。したがって、2の重み付けの信号ラインが"1"となったという条件判定がやりやすい。そのため、条件判定のハード規模が小さくすることができる。つきじ、1Cチップの論理回路が簡略化し、結果としてチップ面積の小さい1Cを設計できるのである(低コスト化が可能であ

第 8 5 図は、低電芒領域と高電流領域とを階調 8 で切り替える場合の低電流駅間号装(T)および高電託創慣号線(H)の印加信号の説明図である,

8

第85図において、完全黒表示の降廻のの場合は、第84図と同様で
あ あり、(L0~L4)=(0,0,0,0)であり、(H0~H5)
=(0,0,0,0)である。したがって、すべてのスイッチ64
1はオフ状態であり、ソース信号線18にはプログラム電荷Iw=0である。

WO 03:027998

165

PCT/JP02/09668

同様に陪飼しでは、(L0~L4)=(i、0、0、0、0)であり、(H0~H5)=(0、0、0、0、0)である。したがって、低電流質域の1つの単位電流道634がソース信号終18に接続されている。高電流影気の単位電流源はソース信号線18には接続されていない。

6 階間2では、(L0~L4) = (0、1、0、0、0)であり、(H0~H5) = (0、0、0、0、0、0)である。こたがって、近電流領域の2つの単位電流流634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階関3では、(L0~L4) = (1、1、0、0、0)であり、(H0~H5) = (0、0、0、0、0)である。したがって、低電流電域の2つのスイッチ64:La、641Lbがオンレ、3つの単位電流廠634がソース信号線18に接続されている。高電流領域の単位電流廠はソース信号線18に接続されている。高電流領域の単位電流廠

유

以下も同様に、階間全では、〈10~L4〉= (0、0、1、0、0) 15 であり、(H0~H5)= 〈0、0,0,0,0,0) である。また、塔調 5では、〈L0~L4〉=〈1、0、1、0,0) であり、(H0~H5)=〈0、0、0,0) である。 降詢6では、〈L0~L4〉=〈0、1、1、0、0) であり、〈H0~H5〉=〈0、0、0、0、0、0) である。また、強調7では、〈L0~L4〉=〈1、1、0、0

엄

階載8以上では、近電前領域(Lの~L4)=(1、1、1、0、1) は変化がない。しかし、高電流気域において、路間9では(H0~H5)

N:0 03/12/998

PCT:JP02/09668

.

166

= (1、0、0、0、0) であり. スイッチ641Haがオンし、高電流筒幅の1つの単位電流版641がソース信号線18と接続されてい

同様に、暗闘ステップに応じて、高電流領域のトランジスタ6 であり、スイッチ641Hbがオンし、高電 前候吸の2つの単位電流源641がソース倡号線18と接続される。同 2つのスイッチ641Haスイッチ64:Hbがオンし、高亀祇賃城の 3つの単位電流源641がソース信号線18と按線される, さらに、賭 であり、1つのス 41がオンオフシ、プログラム電流Iwがソース信号線18に印加され イッチ 6 4 1 H c がオンし、筍電茂領域のもつの単位電流額 6 4 1 がソ 34の匿数が1個ずつ増加する。つまり、階関10では(H0~H -ス倡号線18と接続される。以後、第84図のように順次スイ 6 ر 0 0 0:0) = (1, 1, 関12では(H0~H5)=(0,0,1, 様に、路路11では (H0~H5) 0.0.0) 以 下 一 2

第86図は、低電流領域と高電流橋域とを暗瞑16で切り替える場合の低電流側信号線(H)の均辺信号の説明図である。この場合も第84図、第85図と基本均な動作は同じである。つまり、第86図において、完全異表示の階弱0の場合は、第85図と同様であり、(L.0~L4)=(0、0、0、0、0、0、であり、(H

20 と同様であり、 (L.0~L4) = (0、0、0、0、0、0) であり、 (H 0~H5) = (0、0、0、0、0、0、0) である。したがって、すべてのスイッチ641はオフ状態であり、ソース信号領18にはプログラム電流 1 w = 0である。同様に落腐1から階関16までは、高路関領域の (H 0~H5) = (0、0、0、0、0) である。したがって、低電流領域25 の1つの単位電流源634がソース信号線18には接続されていない。 0まり、低階調領域の (L0~L4) のみが変化する。

まり、階関1では、(10~L4)=(1、0、0、0、0)であ

WO 03/02/1998

PCTJP02/19668

167

聞3では、(LG~L4)=(1、1、6、0、0)であり、階調2で は、(L 0~L 4)=(0、0, 1、0、9)である。以下路網16ま 路開16では、階頭を示すD0~D5の5ピット 目(D4)のみが1本オンするため、データD0~D5の表現している 内容が:6であるということが、1データ信号線(D4)の判定で決定 1・1、1、0)であり、皆関16では、(L0~L4)= (1. : できる。したがって、節回回路のハード戒模を小さくすることができる。 で頂次カウントされる。つまり、階調15では、(シ0~L4)=(1.、 (10~14) = (0, 1, 0, 0, 0) であり、 1, 1, 1)である。 9、階間2では、 Ġ

賭闘16が切り替わりポイント(折れ曲がり位置)である(もしくは 踏闘17が切り替わりポイントごいうべきであるかもしれないが)。 略 (L0~こ4) = (1, 1, 1, 1, 1) であり, (H0 0.0,0) である。したがうて、低電流領域の 641Lc, 641Ld, 6 41Leがオンし,16個の単位電前額634がソース信号線18に接 鏡されている。高電流角域の単位電流源はソース信号線18には掛続さ 4002107641La.641Lb.  $\sim H5) = (0, 0.$ 題16では、 れていない。 2 2

1)は変化がない。こかし、高電流筒域において、階間11では(H0 ~H5)=(1、0、0、0、0)であり、スイッチ641Haがオン し、高電流領域の1つの単位電流版641がソース偕号籐18と楼挽さ れている,以下、同権に、階震ステップに応じて、高亀茂領域のトラン ジスタ634の包数が1個ずつ増加する。 つまり、階調18では(H O ~H5)=(O、1、O、O、O)であり、スイッチ641Hbがオン し、角電点領域の2つの単位電流版641がソース信号線18と接続さ 陼関16以上では、低電前倒域(L0~L4)=(1、1、1、 前衛域の3つの単位電前限641がソース骨号線18と接続される。 であり、2つのスイッチ641Haスイッチ641Hbがオンし、 れる。同様に、階闘19では(H0~H5)=(1、1、 8

WO BARD 999

PCT/JP02:09668

らに、階級20では(H0~H5)=(0、0、1、0、0)であり、 1つのスイッチ641Hcがオンし、高皂流領域の4つの単位亀流源 4 1 がソース倡号領18 と接続される,

の固数の電流環(1単位) 634がオンもしくはソース信号線18と接 処理などがきわおて容易になる,たとえば、第84図に図示するように 旣(逆に、オフとなる構成も考えられる)するように構成するロジック 析れ曲がり位限が階間4(4は2の乗数である)であれば、4倍の電流 上の路調では、高電流쮢牧の魯琉源(1単位)634が加算されるよう に構成する。また、第85囡に図示するように折れ曲がり位置が階飼8 (8 12の聚数である) であれば,8 低の電流類(1 単位)634が動 西超形質 域の電流版(1 単位) 6 3 4 が加算されるように構成する。本発明の構 闘:1670万色など)、あらゆる路錫表現で、ハード構成が小さな力 頃(1単位)634が断作するなどのように構成する。そして、 作するなどのように構成する。そして、それ以上の階調では、 64階網に限らず (16階調:4096色、 以上のように、切り替わりポイント(祈れ曲がり位置) ンマ制街回路を構成できる。 成を採用すれば, 10 2 15

なお、第84図、535図、第36図で説明した実施例では、切り替 **わりポイントの階調が2の乗数となるとしたが、これは、完全黒衰示の** 角電流領域など)を有し、その切 できるように構成す ることである。その一向として、2の乗数であれば、:倡母額を検出す るだけでよいからハード規模が極めて小さくなるという技術的思想で ある。また、その処理を容易にするため、電筋額634aを付加する。 したがって、負許坦であれば、2、4、8・・・ではなく、階翻1、 3、7、15・・・で切り替わりポイントとすればよい。また、階圏 階調をDとした場合である。路朗1を完全開表示とする場合は、 る必要がある。しかし、これらは侵宜上の専項である。本発明、 り替わりポイントを信号入力が少なく判定(処理) のは、複数の電流領域(低電流倒域、 ន ĸ

WO 03:02 T998

691

PCT:1P02:09668

を完全異表示としたが、これに限定するものではない。たとえば、64 略鞠表示であれば、略調63を完全黒表示状態とし、階額0を最大の白 表示こしてもよい。この場合は、逆方向に考慮して、切り替わりポイン トを処理すればよい、したがって、2の乗数から処理上、異なる構成と なる場合がある。

۵

また、切り替わりポイント(折れ曲がり位置)が1つのガンマカーブに段定されるものではない。折れ曲がり位置が複数存在しても本発明の回路を構成することができる。たとえば、近れ曲がり位置を略調くおよび降閥16に設定することができる。また、略額4、降援16、および降額32というように3ポイント以上に設定することもできる。

2

また、以上の実施例は、路調を2の乗数に設定するとして説明をしたが、本週明はこれに限定するものではない。たとえば、2の乗数の2と8(2+8=10階版目、つまり、判定に要する信号線は2本)とで折れ曲がり点を設定してもよい、それ以上の、2の乗数の2と8と16(2+8+16=26階度目、つまり、判定に要する信号線は3本)とで折れ曲がり点を設定してもよい。この場合は、多少判定あるいは処型に要するハード規模が大きくなるが、回路構成上、十分に対応することができる、また、以上の説別した事項は本発明の技術的範環に含まれることがでは含うまでもない。

23

20 第87図に図示するように、本発明のソースドライバ (IC) 14は3つの部分の電流出力回路704から構成されている。高階鏡面域で動作する高電流領域電流出力回路7042であり、低電流領域および高階 関簡処で動作する低電流領域電流出力回路704bであり、満上げ電流を出力する電流路上げ電流出力回路704bである。

高電液領域電流出力回路703aと電流満上げ電流出力回路704cは高電流を出力する基準電流第771aを基準電流として動作し、低電液領域電流出力回路704bは低電流を出力する基準電流源771bを基準電流として動作する.

WO (13/027998

PCTiJP02/0966B

170

なお、先にも説明したが、電流出力回路704は、高電流衝域電流出力回路704a、低電流筒域電流出力回路7045、電流塔上げ電流出力回路7045、電流塔上げ電流出力回路70484との3つに設定するものではたく、高電流筒域電流出力回路304608つでもよく、また、3つ以上の電流出力回路704から構成してもよい、また、基準電流ので、3つ以上の電流に収録304から構成してもよい、また、また、すべての電流筒域電波出力回路704に対応して配置または形成してもよい。

以上の電流出力回路 7 0 4 が储蔵データに対応して、内部のトランジスタ 6 3 4 が動作し、ソース信号線 2 8 から電流を吸収する。前記とトランジスタ 6 3 4 は、1 水平走査期間 (1 H) ฤ号に同期して動作する、つまり、1 Hの期間の間、核当する階間データに基づく電流を入力する(トランジスタ 6 3 4 が N チャンネルの場合)。

2

- 方・ゲートドライバ12も1日信号に同期して、基本的には1本の15 ゲート信号線17aを頂次選択する。つまり、1日信号に同期して、第1日期間にはゲート信号線17a(1)を選択し、第2日期間にはゲート信号線17a(2)を選択し、第3日期間にはゲート信号線17a(4)を選択する。(3)を選択し、第4日期間にはゲート信号線17a(4)を選択する。しかし、第1のゲート信号線17aが選択されてから、次の第2のゲ

20 一ト信号線17aが選択される期間には、どのゲート信号線17aも選択まれる期間には、どのゲート信号線17aも選択まれない期間(非選択期間、第88図のt1を参照)を設ける。非選択期間は、ゲート信号線17cの立ち上がり期間、立下り期間が必要であり、TFT11dのオンオフ創街期間を確保するために設ける。

いずれかのゲート信号線17 a にオン電圧が印加され、画兼16の下 35 FT11b、TFT11cがオンしていれば、Vdd電源 (アノード電 E) から駆動用TFTilaを介して、ソース信号線18 にプログラム電流1wが流れる。このプログラム電流1wがトランジスタ634に流れる (第88図の 2期間)。なお、ソース信号線18には寄生容量 C

名

WO 03/02/998

=

131

PCT:JP02)09668

が発生している(ゲート値号線とソース信号線とのクロスポイントの容景なごにより寄生容量が発生する)。

しかし、いずれのゲート信号後17aら避役されていない期頃(非選択期間(第88辺の11期間))では了FT:1aを流れる電流経路がない。トランジスタ634に電流を流すから、ソース信号線18の寄生容量から確荷を役収する。そのため、ソース信号線18の電位が低下する (第88辺のAの部分)。ソース信号線18の電位が低下する (第88辺のAの部分)。ソース信号線18の電位が低下すると、次の医像データに対応する電流を書き込むのに時間がかかる。

この課題を解決するため、第89図に図示するように、ソース端子161との出力頻にスイッチ64L2を形成する。また、鵠上げ鶴流出方回路704cの出力段にスイッチ64Lbを形成または配置する。

음

非選択期間 ( i に、制御端子 2 1 に耐御信号を印加し、スイッチ6 4 1 a をオフ状態にする。選択期間 ( 2 ではスイッチ6 4 1 a をオン決態(導通状態)にする,オン状態の時にはプログラム電形 [ w = 1 w H +

スイッチ641 b は低階関表示のみに制御するスイッチである。低階関表示 (累表示) のときは、国系16のTFT11aのゲート電位はVd c に近くする必要がある(したがって、農表示では、ソース信号終18の電位はVd d 近くにする必要がある)。また、禺表示では、プログラム電流 I w が小さく、第88図のAのように一選、電位が低下してしまうと、正規の電位に復帰するのに長時間を要する。

ន

WO 03:027998

PCT/JP02,09668

173

いずれにしても、気御端子S1、S2の当街でスイッチ641を制御できる。なお、割辺端子S1、S2はコマンド制御で影復する。たたえば、制御端子S2は非路快期間:1をオーバーラップするよう

にt3期間を"0"コジックレベルとする。このように制物することにより、第88区のAの状盤は発生しない。また、谐調が一定以上の開表示の レベルのときは、制御学子S1を"0"ロジックレベルとする。すると、 越上げ電流 Iw K に停止し、より黒表示を実現できる。

以上の実施的は、表示パネルに1つのソースドライバ14を複載することを前程に実施列とこて配明した。しかし、本発明はこの構成に限定されるものではない。ソースドライバ14を1つの表示パネルに複数複載する構成でもよい。たとえば、第93図は3つのソースドライバ14を複載した表示パネルの実施例である。

本発明のソースドライバ14は、第73図、第74図、第76図、第76図、第77図などでも説明したように、少なくとも低階調領域の基準電流と、

:8

173

商階認領域の基準電荷との2系統を具備する。このことは、第82図で も説明をした。

S/N紙子をHンベ ルにすることによりマスターチップとして動作し、基準亀筋出力扇子 (図示せず)から、基準電流を出力する。もちろん、S/M端子のロジ ックは逆極性でもよい。また、ソースドライバ1らへのコマンドによわ パ(IC)14は複数のドライバIC14を月いることを想定した,ス 切り替えても良い。基準電流は可スケート電流接触線931で伝達され る。S/M端子をLレベルにすることによりIC14はスレープチップ 第82図でも説明したように、本発明の電流駆動方式のソースドライ レーブ/マスター (S/M) 端子を具備している。

Š

基準電流は1Cチップ14の中央部(真中部分)の電液出力回路70 4で発生させる。マスターチップの基準電院は外部から外付け低杭、あ るいは [ C内部に配置あるいは榊吹された電流きざみ方式の電子ボリ ウムにより、基準電流が顕蟄されて印加される。 16

なお、【 Cチップ 14の中央船にはコントロール回路 (コマンドデコ **一夕など)なども形成(配置)される。基準電流廠をチップの中失部に** 形成するのは、基準電流発生回路とプログラム電流出力端そ761との 間の距離を極力短くするためである。 প্ত

第93図の構成では、マスターチップ14hより基準電流が2つのス レーブチップ(1.4 a、1.4 c)に伝達される,スレーブテップは基準 カレントミラー回路の電流受け渡しにより行う(第67図を参照のこ なお、マスターチップしもbがスレープチップに受け渡す基準磐成は、 と) , 亀流受け破しを行うことにより、複数のチップで基準電流のずれ 電流を受け取り、この電流を基準として、蝦、子、孫鶴流を発生ささる。 はなくなり、画面の分割線が表示されなくなる

WO 03:027998

PCT,JP02,09669

PCT/JP024/9668

Ξ

C チップの中央部に配置されて盾号入力婿子941iに基準電流倡号 繰932が接続されている。この基準電流角号終932に出力される電 温特箱價がされている。また、Eこ材料の寿命劣化による補償がされて 第94図は基準電流の受け後し端子位置を概念的に図示している。1 近(なお、電圧の場合もある。第76医を参照のこと)は、

4内で各電流版 (631、632, 633, 634) を駆動する。この **基準電流がカレントミラー回路を介して、スレーブチップへの基準電流** こして出力される。スレーブテップへの基準電流は端子9410から出 力される,端子9410は基準電流発生回路704の左右に少なくとも 基準電流信号線932に印加された電流(電圧)に基づき、チップ1 1個以上配置(形成)される。 第94図では、左右に2個ずつ配图(形 哎) されている。この基準電前が、カスケード信号線931a1、93 なお、スレープチップ14aに印加された基準電流を、マスターチップ 1 a 2、 9 3 1 b 1、 9 3 1 b 2 でスレープチップ:4 に伝達される。 2 12

として動作し、基準電流入力端子(図示さず)から、マスターチップの

2

基準電航を受け取る。この電訊が第73区、第74図の1NL、1NH

発子に流れる観流となる。

こチDにフィードバックし、ずれ盘を橋正するように回路を構成しても 有機臣し表示パネルをモジュール化する路、問題となる事項に、

一ド配繰951、カソード配繰の引き回し(配置)の抵抗値の誤題があ る.有機EL妻示パネルは、EL菜子15の駆動電圧が比較的低いかわ りに、EL素子15に流れる電前が大きか。そのため、EL素子15に 200mA以上の電液をアノード配線951に流す必要がある。そのた 例として、2インチクラスのEこ表示パネルでも高分子EL材料では、 電液を供給するアノード配線、カソード配線を太くする必要がある。 ន

ン幅を太くする必要がある。しかし、200mAの電流をほとんど電圧 め、アノード配繳951の電圧降下を防止するため、アノード配額は1 は薄膜蒸巻で形成するため、低抵抗化は困難である。そのため、パタ O以下に低抵抗化する必要がある。しかし、アレイ基板71では、 83

紹

WO 03/02/2998

17**6** 

PCT/JP02/09669

降下なしで伝達するたむには、配領個が2mm以上になるという課題が

第105医は従共のEL表示パネルの構成である。表示領域50の左 た、ソースドライバ14pも匡楽16のTFTと同一プロセスで移成さ 右に内蔵ゲートドライバ12a.12bゲ形式(配置)されている。 れている(内板ソースドライバ) アノード配線95:はパネルの右側に配置されている。アノード配線 951にはVdd電圧が印加されている。アノード配線951幅は一例 として2mm以上である。アノード配線951は画面の下端から回面の 上端に分岐されている。分岐数は面索列数である。たとえば、QCIF パネルでは、176列×RGB=528本である,一方、ソース信号線 8 は固嵌の上端から画面の下端に配置(形成)されている。また、内蔵 ゲートドライバ12の電源配繰1051も国面の左右に配置されてい 1.8 は内蔵ソースドライバ 1.4 pから出力されている。ソース信号線 1

2

したがって、表示パネルの右側の額線は狭くすることができない。 在、携帯電話などに用いる表示パネルでは、狭額像化が重要である た、更亙の左右の額椽を均等にすることが重要である。しかし、 5因の構成では、紫額緑化が困難である。

この濮騒を解決するため、本発明の表示パネルでは、第106图に図 示するように、アノード配線351はソースドライバ14の題面に位置 951を配置(形成)できるのは、チップ14の裏面に基板に垂直方向 技術で基板?!に実装している。ソースドライバ14化にアノード配線 ソースドライパし4pをアレイ基板71に直接形成すると、マスク敷の C) 14 は半導なチップで形成(作製)し、COG (チップナンガラス) 問題、あるいは歩留まりの問題、ノイズの問題からソースドライバ14 する箇所、かつアレイ表面に配置(形成)している。ソースドライバ(1 に10mm~30ヵmの空間があるからである。第105図のように ន 25

WO 63:027998

176

Dの下層あるいは上層にアノード配線(ペースアノード線、アノード艦 圧線、基幹アノード線)951を形成することは因離である。

ら分岐している点がポイントである。以上の構成を採用することにより、 ペースアノード糗951と共通アノード換962とを接線アノード換 9 6 1 で短絡させている。特に、I Cチップの中央部に仮能アノード線 61を形成ンた点がポイントである。接機アノード線961を形成す ことにより、ペースアノードછ951と共通アノード線962間の電 位差がなくなる。また、アノード配換952を共通アノード繰962か また、第106図に区示するように、共通アノード繰り62を形成し、 第105図のようにアノード配線951の引き回しがなくなり、 Ġ 2

共通アノード級362が長さ20mmとし、配線幅が150 μmとし 団線のシート技杭を3.05Q/\*\*四とすれば、胚杭値は20000(4 m) /150 (μm) ×0. 050=約70になる。共通アノード級9

にを実現できる.

62の両端を接続アノード後951cでペースアノード係951と核 餃すれば、共通アノード緞962には両側船留されるから、見かけ上の 抵抗値は、70/2=3.5Ωとなり、また、集中分布乗数に置きなお すと、さらに、見かけ上の共通アノード線962の抵抗値は1/2とな るから、少なくとも20以下となる。アノード電讯が100mAであっ 49

ても、この共通アノード線962での電圧降下は、0、2V以下となる。 さらに、中央船の接続アノード線961bで短絡すれば臨旺降下は、 こんど発生しないようにすることができるのである。 ଛ

本発明はペースアノード緞951を1C14下に形成すること、共通 ド稗951こを電気的に投続すること(接彼アノード線961),共選 アノード線962を形成じ、この共通アノード線962とベースアノー アノード額962からアノード配線952を分岐させることである。 アノード報はカソード線に置き換えることができ

紹

た、アノード線(ペースアノード線951、共通アノード線96

386(2)

177

PCT/JP02/09668

接続アノード線961、アノード配接952など)を低低流化するため、 薄膜の配線を形成後、あるいはバターニング前に、無電解メッキ技術、 電解メッキ技術などを用いて、導電性材料を復層に厚膜化してもよい。 厚膜化することにより、配線の断面積が広くなり、低低流化することが できる。以上の事項はカソードに関しても両様である。また、ゲート信 号線17、ソース倡号線:8 にも適用することができる。 したがって、共通アノード製962を形成し、この共通アノード緞962を接続アノード線961で西側枠電を行う構成の効果は高く、また、中央部に接続アノード線961b(961c)を形成することによりさらに効果が高くなる。また、ペースアノード線951、共通アノード線962、接続アノード線961でループを構成しているため、1C14に入力される電界を抑制することができる。

음

共選アノード級962とベースアノード級951は両一金属材料で形成し、また、接続アノード級961も同一金属材料で形式することが好ましい。また、これらのアノード線は、アンイを形成する場とが値の低い金属材料があるいは構成で実現する。一般的に、ソース信号級18の金属材料さよび構成(SDレイヤ)で実現する。共通アノード級962とソース信号線18とが交差する箇所は、同一材料で形成することはできない。したがって、交差する箇所は他の金属材料(ゲート信号線17と同一材料および構成、GEレイヤ)で形成し、結構膜で電気的に絡線する。もちろん、アノード線は、ソース信号線18の構成材料からなる薄膜と、ゲート信号線17の構成材料からなる薄膜とを積層して構成してもよい。

암

なお、ソースドライバ14の趣面にアノード配線(カソード配線)などのEL素子15に電前を供給する配線を敷設する(配置する、形成する)としたが、これに限定するものではない。たとえば、ゲートドライバ12を1Cチップで形成し、この「CをCOG実装してもよい。このゲートドライバIC12の裏面にアノード配線、カソード配線を配置

35

WO 034127998

PC I/JP02/096

178

(形成) する。以上のように本発明は、È上表示装置などにおいて、駋動! Cを半導体チップで形成(作製)し、この! Cをアレイ基低 7 1 1などの基板に直接実装し、かつ、1 Cチップの裏面の空間部にアノード配像、カソード配線などの電源あるいはグランドパターンを形成(作製)

するものためる。

- 10 豊国かつアレイ基板?1上に形成(配置)されている。なお、本発明の実施例において、!Cチップ(12、14)の裏面に分岐前のアノード 配模951を形成するとして説明するが、これは説明を容易にするためである。たとえば、分枝前のアノード配線951のかわりに分岐前のカソード配線951のかわりに分岐前のカソード配線351を配置)してもよい。その他、ゲリー・ジライバ12の電源配線1051を配置または形成してもよい。
- ICチップ14はCOG技術により電流出力(電流入力)端子741とアレイ71に形成された接続端子953とが接続される。接続端子953はソース信号額18の一端に形成されている。また、接種端子953は953はり53ないっように千鳥配置である。なお、ソース信号額の一端には接続端子953が形成され、他の隣にもチェック用の端号額の一端には接続端子953が形成され、他の隣にもチェック用の端
  - 20 号編の一端には接続機子953が形成され、他の構にもチェック用の端子亀径が形成されている,また、本発明はICチップを電流駆動方式のドライバIC(鶴流で画

また、本発明は1Cチップを電流駆動方式のドライバ1C(電流で画楽にプログラムする方式)としたが、これに限定するものではない。たこえば、第43翌、第53%などの電圧プログラムの画来を駆動する電圧駆動方式のドライバ1Cを積載したEL表示パネル(装置)などにも適用することができる。

ង

接続端子953aと953b間にはアノード配線952 (分岐後のアノード配線) が配置される。つまり、太く、低低杭のペースアノード線

ន

PCT/JP02:49668

173

され、面案16列に沿って配置されている。したがって、アノード配換 9 5 1 を画面悔に引き回すことなく、各國業にVdd包圧を供給できる, 952とソース盾号額18とは平行に形成(配置)される。以上のよう に構成(形成)ずることだれり、第105図のれかにスースタノード線 具体的に図示している。第95区との差異は、ア ード配線を接続端子953間に配置せず、別途形成した共通アノード 算962から分岐させた点である。 共通アノード数962とペースアノ 951から分岐されたアノード配線952が後税端子953間に彫 ード幾951とは接続アノード繰961で接続している。 第96図はさらに、

第96図はI Cチップ1 4を透視して裏面の様子を図示したように 兄載している。1Cチップ14は出力解子761にプログラム電流1w 61と電流出力回路104は規則正しく配置されている。1Cチップ 4の中央部には殺電兢源の基本電流を作製する回路,コントロール (制御) 回路が形成されている。そのため、1 Cチップの中央部には出 り様子76:が形成されていない(電前出力回路704がICチップの を出力する電流出力回路704が配置されている,基本的に, 中央部に形成できないからである) 2 2

ライバなどのICチップの中央部に、コントロール回路などが形成され. 本発明では、第96図の中央部104m部には出力端子161を1C チップに作製していない(出力回路がないからである。なお、ソースド 出力回路が形成されていない事例は多い)。本発明の1Cチップはこの 点に着没し、ICチップの中央部に出力端子161を形成(配置)せず (ソースドライバなどのICチップの中央部に、コントロール回路など ミーパッドをして、出力増子(パッド)が形成されているのが一般的で が形成され、出力回路が形成されていない場合であっても、中央部にダ **員アノード徼961はアレイ基板71面に形成されている)。接続アノ** ある)、この位置に共画アノード捺961を形式いたいる(ただし、 F綴961の幅は、50μm以上1000μm以下にする。また、

ន

WO 03:027998

PCTATPOM9668

8

952とをショートすることにより、共通アノード報962に電流が流 れることにより発生する電氏降下を極力抑制する。つまり、本発明の構 **成要素である接続アノード繰り61は1Cテップの中央部に出力回路** がない点を有効に利用しているのである,また、従来、1Cチップの中 央部にダミーパッドとして形式されている出力端子761を削除する と電気的に絶縁されている場合は、ダミーパッドが接続アノード線96 ことによぢ、このダミーパッドと接铣アノード線961とが始触して [ 1と接触しても全く問題がない。したがって、ダミーパッドを10チッ 俊暁アノード殺961セペースアノード袋95:と共通アノード さに対する抵抗(最大抵抗)値は、1302以下になるようにする Cチップが鶴気的に影響を与えることを防止している。ただし、 ミーパッドが I Cチップのペース碁板 (チップのグランド)、 プの中央部に形成したままでもよいことは言うまでもない。 2

ノード線962は形成(配置)されている。まず、按模アノード線96 さらに具体的には、第99図のように接続アノード線961、共通ア 出力端子963間に接続アノード籐961bを形成し、共通アノード線 (961a)は低抗値を低減するためである。細い部分 (9615)は、 1 は太い部分(9 6 1 a)と細い部分(9 6 1 b)とがある。 962と接続するためである。 12

中央部の接続アノード観961bだけでなく、左右の接線アノード線9 51cでもショートしている.したがって、共通アノード繰り62とベ ースアノード線951とは3本の悽酢アノード線961でショートさ れている。したがって、共通アノード線962に大きな電筋が消れても また、ペースアノード綴951と共通アノード繰962との接続は ន

共通アノード線962で電圧降下が発生しにくい。これは、ICチップ 14は通常、幅が2mm以上あり、このIC14下に形成されたペース アノード繰り51の酸幅を太く(近インピーダンス化できる)できるか うである。そのため、低インピーダンスのベースアノード簡951と共

ß

WO 03/02/1998

181

一トしているため、共通アノード線962の電圧降下は小さくなるので <u>通アノード線962とを複数箇所で接線アノード線961によりシ</u>

以上のように共通アノード練962での館圧降下を小さくできるの は、ICチップL4下にペースアノード繰り5:を配置(形成)できる 点、ICチップ14の左右の位置を用いて、接続アノード終961cを 配置(形成)できる点、ICチップ14の中只部に接続アノード繰りる たきる点にある。 1 bを配置(形成)

r)

第99図では、ベースアノード線951とカンード電源後(ベ の後層した箇所がコンデンサを形成する(この構成をアノードコンデン 電顔パスコンデンサとして機能す る。したがって、ベースアノード線951の急激な電前変化を吸収する EL表示装置の表示面積をS平方 ミリメートルとし、コンデンサの容置をC(pf)とじたとき、M/2 M/10以下の関係を満足させることがよい。さら M/20以下の関係を満足させること がよい,Cが小さいと電流変化を吸収することが困難であり、大きいと ースカソーV級)991とを絶縁膜102を介して債層させている。 コンデンサの形成面積が大きくなりすぎ実用的でない。 ことができる。コンデンサの容量は、 **サ雄成と呼ぶ)。このコンデンサは、** ۷ī ပ ΜI VΙ EG. M/100 ပ VI 2

なお、第99図などの実施例では、1Cチップ14下にペースアノー 951を配置(形成)するとしたが、アノード線をカソード線とし てもよいことは自うまでもない。また、第99囚において、ベースカソ ド鐐991とペースアノード線951とを入れ替えても良い。 本発明 の技術的思想は、ドライバを半導体チップで形成し、かつ半導体チップ をアレイ基板11もしくはフレキシブル番板に実装し、\*半専体チップの F面にEL案子15などの電筋あるいはグランド電位 (電流) を供給す る配線などを配置(形成)する点にある。 ន ន

したがって、半導体チップは、ソースドライバ14に限定されるもの

NO 03/02 7998

PCTJJP02A09669

PCT/JP02/09668

面かつ半導体チップの下面に21条そ15などの亀窟あるいはグラン ドバターンを配殺(形成)する構成も含まれる。もちろん、ソースドラ イバ1 4 およびゲートドライバ J C 1 2 の両方を、半導体チップで構成 し、甚板71にCOG쿚装を行っても良い,そして、前配チップの下面 5への亀坂あるいはグラントパターンとしたがこれに限定するもので はなく、ソースドライバ14への葡萄配段、ゲートドライバ12への鶴 こ電源あるいはグランドパターンを形成してもよい。また、EL菜子1 ではなく、ゲートドライバし2でもよく、また、電源1Cでもよい。 た、当導体チップをコレキシブル基板に実装し、

BL表示装置に限定されるものではなく、液晶 表示法置にも適用できる。その他、FED、PDPなど表示パネルにも 窗用することができる。以上の事項は、本発明の他の実施例でも同様で 原配線でもよい。また、 2

ド娘961dと共通アノード線962とをショートした点である。また、 杢配置したのに対し、第97図では、ペースアノード配線951から多 聞い接続アノード線 9 6 1 dと接航端干 9 5 3 と接続されたソース帽 数(複数)の細い接続アノード緞961dを分岐させ、この接続アノー 図との主な差異は、第95 函が出力備子953間にアノード配線9 第96巡, 号線18とを絶縁膜102を介して債層した点である 第97図は本発明の他の実統例である、第95図、 12 ನ

アノード繰り61dはペースアノード機951とコンタクトホール 971aとで接続を取り、アノード配線952は共通アノード線962 とコンタクトホール971bとで接続を取っている。他の点(接続アノ ード織961a、961b、961c、アノードコンデンサ構成など) などは第96図、第99図と同様であるので説明を省略する 第99図のAA'彼での新面因を第98図に図示する。 第98図 (a) では、跨岡一幅のソース信号領18を接続アノード線961dが絶縁膜 02 aを介して俄裔されている。

路

\_

83

絶縁膜102aの原厚は、500オングストローム以上3000オングストローム(人)以下にする。さらに好ましくは、800オングストローム(人)以下にする。蹲摩が海いと、安徳アノード線961dとソース信号線:8との寄生容量が大きくなり、また、接館アノード線961dとソース信号線:8との寄生容量が大きくなり、また、接館アノード線961dとソース信号線:8との寄生容量が大きくなり、また、接館アノード線961dとソース信号線:8との寄生容量が大きくない、また、接館アノード線961dと対し、2000に最近の形成時間に長時限を買し、製造時間が長くなりコストが高くなる。また、上側の記線の形成が困難になる。なお、絶縁礁102は、ボリアロとンン樹脂、フェノール樹脂、アクリル系樹脂、ボリイミド樹脂などの有機材料と同一材料が倒示され、その他、SiO2、SiNxなどの無機材料が例示される。その他、A12O3.Ta2O3などであってもよいことは皆うまでもない。また、第98図(a)に図示するように、最表面には結構機:020を形成し、

 5 第98図(b)では、ソース信号線18の上にソース信号線18より も設備の狭い接続アノード第961日が設像膜102aを介して積層 されている。以上のように構成することにより、ゾース信号線、8の段 差によるソース信号線18と接続アノード線961日とのショートを 有制することができる。第98図(b)の構成では、接続アノード線9 の 6 1日の線幅は、ソース信号線18の機幅よりも0.5μm以上線ぐす ることが好ましい。さらには、接続アノード線961日の線幅は、ソー ス信号線18の機幅よりも0.8μm以上狭くすることが好ましい。

第98図(b)では、ソース信号線18の上にソース信号線18よりも額幅の狭い接続アノード線961dが絶縁以102aを介して積層されているとしたが、第98図(c)に図示するように、接続アノード線961dとりも額幅の狭いソース信号線:8が絶縁膜102aを介して積層するとしてもよい。他の事項は他の実施例と同様であるので説明を名略する。

NO 03:027998

PCT/JP02,09668

PCT/JP02/09668

184

第100図は1Cチップ14部の断面図である。基本的には第99図の構成を基準にしているが、第96図、詳97図などでも同様に適用できる。もしくは類似に適用できる。

前記突起と各ソース信号領18とは導電性接合園(図示せず)を介して電気的に接続されている,導電性接合層は液落剤としてエポキシ系フェノール系等を主剤とし、鎧(A B)、金(A n)、ニッケル(N i)、

- 15 カーボン (C)、酸化酶 (S n O 2) などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。準電性接合層 (接続 B B ) 1 0 0 1 は、配写等の技術でパンプ上に形成する。または、突起とソース信号線 1 8 とを A C F 樹脂 1 0 0 1 で熱圧着する。なお、突起あるいは出力パッド 7 6 1 とソース信号線 1 8 との接続は、以上の方式に限定するものでは 30 ない。また、アレイ基板上に I C 1 4 を債職せず、フィルムキャリや技術を用いてもよい。また、ボリイミドフィルム等を用いてソース信号線 1 8 などと接続しても良い。第 1 0 3 四 (a) はソース信号線 1 8 と共通アノード線 9 6 2 とが重なっている部分の断面図である (第 9 8 辺を参照のこと)。
- お母アノード練962からアノード配換952が分岐されている。アノード配線952はQCIFバネルの場合は、176×RGB=528本である。アノード配線952を介して、第1図などで図示するVdd電圧(アノード電圧)が供給される。1本のアノード配線952には、

2

ĸ

WO 03/02799B

185

EL栞子15が低分子材料の場合は、最大で200mA程度の電流が流 200 m A X 5 2 れる。 したがって、共通アノード配称962には、 で約100日Aの亀街が流れる。

3箇所に接線アノード複961を形成しているので、泉中分布回路にお 2 (V) !!! 内にするには、電道が成れる最大経路の塩抗値を2Q(:00mA前れ るとして〉以下にする必要がある。本発明では、第99囚に示すように きなおすと、共通アノード線962の低抗値は客易に強めて小さく設計 することができる。また、第91図のように多数の接続アノード額96 は形なくな したがって、共通アノード配錄962での電圧降下を0. 1. dを形成すれば、共通アノー \*繰り62での亀圧降下は、 Ö 9

問題となるのは、共通アノード染965とソース信号線18との重な 基本的に、電液駆動方式では、電流を書き込むソース信号線18に寄生 容量があると黒表示電流を書き込みにくい。したがって、寄生容量は極 り部分における寄生容量(共通アノード寄生容置と呼ぶ)の影響である。 カ小さくする必要がある:

呂

共通アノード寄生容量は、少なくとも1ソース信号線18が表示億項 内で発生する寄生容量(表示寄生容量と呼ぶ)の1/10以下にする必 たとえば、表示寄生容量が10 (pF)であれば、1 (pF) 以下にする必要がある。さらに好ましくは、表示寄生容量の1/20以 F領962の緑幅 (第103図のN)、粒緑膜102の質厚 (第101 Fにする必要がある。すなわち、表示寄生容量が10(p.F.)であれば、 この点を多慮して、共通アノ 5 (DF)以下にする必要がある。 図を参照)を決定する。

ध

**形成する線幅は、低挺流化の観点から、極力太い方がよいことは首うま** (配置) する でもない。その他、ベースアノード配線951は溢光の機能を停たせ ことが好ましい。この親明図を第102図に図示している。なお, ペースアノード織951はICチップ14の下に形成 23

WO 03:027998

PCT.JP82,09669

38

PCT/JP02/09668

スアノード配復951を金属材料で所定腹厚形成すれば、遮光の効果が あることはいうまでもない。また、ペースアノード繰りらりが太くでき ないとき、あるいは、ITOなどの透明材料で形成するときは、ペース アノード終951に積層して、あるいは多層に、光吸収襲あるいは光反

また、第102囡の逆光膜(ペースアノード称951)は、完全な遮光 散乱効果を発揮するものでもよい。また、ベースアノード綴9 51に積層させて、光学的干渉多層膜からなる遊光膜を形成または配置 **封膜をICチップ14F(基本的にはアレイ?Iの丟面)に形成する。** 膜であることを必要としない。釣分に関口部があってもよく。また、 してもよい。 v 2

もちろん、アレイ基板71とICチップ14との空間に、金属箔ある た、金属箔に限定されず、有機材料あるいは無機材料からなる箔あるい いは板あるいはシートからなる反射板(シート)、光吸収板(シート) を配置あるいは挿入あるいは形成してもよいことは言うまでもない。

- **足暦あるいは挿入あるいは形成してもよいことは言うまでもない,また。** アレイ基板?1と1Cチップ14との空間に、ゲルあるかは液体からな る光吸収材料、光反射材料を注入あるいは配置してもよい。さらに前記 ゲルあるいは液体からなる光吸収材料、光反射材料を加熱により、ある は仮あるいはシートからなる反射板(シート)、光吸収板(シート) 9
  - いは光照射により硬化させることが好ましい。なお、ここでは説明を容 易にするために、ペースアノード額951を透光膜(反射膜)にすると して説明をする。 ន

第102図のように、ペースアノード線951はアレイ碁板71の表 面(なお、表面に限定するものではない。 避光膜/反射膜とするという 思想を満足させるた効には、I Cチップ 1 4 の裏面に光が入射しなけれ ノード線951などを形成してもよいことは言うまでもない。また、墓 仮71の夏面にベースアノード篠951(反射膜、光吸収臨として機能 ばよいのである,したがって、基板?1の内面あるいは内層にペースプ

絽

PCT/JP02409468

187

する構成または構造)を房成することにより、1C14に光が入射することを断止または抑制できるのであれば、アレイ基板71の郵面でもよい,)に遊光膜の機能を有するように形成または配置する。

また、第102図などでは、遮光膜などにアンイ基板71に形成するとしたがこれに限定するものではなく、1Cチップ14の裏面に直接に遮光膜などを形成してもよい。この場合は、「Cチップ14の裏面に治療してきを形成してもよい。この指録膜上に遮光膜もしくは反射膜などを形成する。また、ソースドライバ14がアレイ基板71に直接に形成する。また、ソースドライバ14がアレイ基板71に直接に形成する。また、ソースドライバ14がアレイ基板71に直接に形成する。また、ソースドライバ14がアレイ基板71に直接に形成する構成(低温ポリシリコン技術、高温ボリシリコン技術、固相成長板が、アモルファスシリコン技術によるドライバ構成)の場合は、遮光膜、光吸収膜あるいは反射膜を基板71に形成し、その上にドライバ回路14を形成(配置)すればよい。

ICチップ14には電流源634など、徴少電流を流すトランジスタ 森子が多く形成されている (第102図の回路形成部1021), 敵少 15 電流を強すトランジスタ業子に光が入鮮すると、ホトコンダクタ現象が 発生し、出力電流 (プログラム電流1w)、現電流量、子電流量などが 異常な値 (パラツキが発生するなど)となる。特に、有機臣したどの自 発光禁子は、基板71内で臣し奈子15から発生した光が乱反射するた か、表示領域50以外の箇所から強い光が放射される。この放射された か、表示領域50以外の箇所から強い光が放射される。この放射された ク、表示領域50以外の国路形成部:021に入射するとホトコンダク ク現象を発生する。したがって、ホトコンダクタ現象の対策は、EL表 示デバイスに特有の対策である。

この課題に対して、本発明では、ペースアノード繰り51を基板71上に構成し、選光膜する。ペースアノード織り51の形成價核は第102回に優示するように、回路形成部1021を茂穫するようにする。以上のように、遠光膜(ペースアノード線り51)を形成することにより、ホトコンダクタ現象を完全に防止できる。特にペースアノード配線り51などのEL電源線は、画面書き換えに伴い、電流がながれて多少の電

WO 03/1127998

PCT1, JP112, 119668

28

位が変化する。しかし、電位の変化量は、1Hタイミングで少しずつ変化するため、ほご、グランド電位(電位変化しないという意味)として見なせる。したがって、ペースアノード第951あるいはペースカッード繰は、 逆光の機能だけでなく、シールドの効果も発揮する。

- 5 有限ELなどの自発光素子は、基板71内でEL素子15か5発生した光が乱反射するため、表示領域50以外の箇所から強い光が放射される, この乱反射光き坊止あるいは抑制するため、第101図に図示するように、国債表示に有効な光が通過しない箇所(無効復転)に光吸収膜1011を移成する(逆に有効領域とは、表示領域50およびその近勢), 2011を移成する箇所は, 封止フタ85の外面(光吸収膜2011a), 対止フタ85の内面(光吸収膜1011c)、基板70の別面(光吸収膜1011a)、 対止フタ85の内面(光吸収膜1011b) などである, なお、光吸収膜に限定するものではなく、光吸収シートを取り
  - 10 光吸収填を形成する箇所は、封止フタ85の外面(光吸収膜:011a) 対止フタ85の内面(光吸収膜101ic)、基板70の剁面(光吸収 酸1011d)、基板の国像表示簡減以外(光吸収膜1011b)など である。なお、光吸収膜に現定するものではなく、光吸収シートを取り 付けてもよく、また、光吸収壁でもよい。また、光吸収の概念には、光 はを散乱させることのより、光を発散させる方式あるいは構造も含まれる。 また、広義には反射により光を封じこめる方式あるいは構成も含まれる。 光吸収填を構成する物質としては、アクリル樹脂などの有機材料に力 一式ンを含有させたもの、黒色の色素あるいは顔料を有機樹脂中に分数 させたもの、カラーフィルターの様にセラチンやカゼインを黒色の酸性
    - 20 染料で染色したものが例示される。その他、単一で黒色となるフルオラン系色素を発色させて用いたものでもよく、緑色系色素と赤色系色変とを混合した配色ブラックを用いることもできる。また、スパッタにより形成されたP: MnO3膜、ブラズマ重合により形成されたフタロシアニン膜等が例示される。
- の上の材料はすべて異色の材料であるが、光吸収膜としては、表示森子が発生する光色に対し、補色の関係の材料を用いても良い。例えば、カラーフィルター用の光吸収材料を望ましい光吸収特性が得られるように改良して用いれば良い。基本的には前記した黒色吸収材料と同様に、

2

ន

NºO 03/027998

183

战性脂中に分散した材料を用いることができる。 色柔の選択の範囲は黒 白米や中 もしくなそ 色茶を月いて天然樹脂を染色したものを用いても良い。また、 色色素よりもむしろ幅広く、アソ染料、アントラキノン染料、 ニン染料、トリフェニルメタン染料などから違りな1種、 れらのうち2種類以上の組み合わせでも臭い。

S

また、光吸収膜としては金属材料を用いてもよい。たとえば、六任ク ロムが例示される。六価クロムは異色であり、光吸収膜として機能する。 その他、オパールガラス、酸化チタンなどの光散乱材料であってもよい。 光を散乱させることにより、結果的に光を吸収することと等価になるか いてある。 4 u m以上 1.5 u n以下の低脂ピーズ 1 0 . 2を含有させた対止例脂1031を用いて、基板71と封止フタ85と を接着する。フタ85は加圧せずに配置し、固定する なお、封止フタ85は、

9

共通アノード線962を1Cチップ14の近舟 に形成(配置)するように図示したが、これに図定するものではない。 たとえば、第103図に図示するように、表示領域50の近傍に形成し てもよい。また、形成することが好ましい。なぜならば、ソース信号激 る部分が成少するからである。ソース信号線、8 とアノード配線 9 5 2 とが短距離で、かつ平行に配置されると、ソース信号線1.8 とアノード 18とアノード配線952とが短距離で、かつ平行して配置(形成)す 第103図のように、 表示領域50の近傍に共通アノード繰962を配置するとその問題点 はなくなる。回函表示領域50から共通アノード線362の距離K(第 03図を参照) は、1mm以下にすることが好ましい。 配験952間に寄生容量が発生するからである。 第99四の実施倒は、 12 R

A1苺膜あるいはT1/A1/Tiの積層構造、あるいは合金もしくは アマンガムからなる金属材料(SDメタル)で形成している。したがっ を形成する金属材料で形成することが好ましい。本発閉では、Cu苺塻、 共通アノード線962は、極力低抵抗化するため、ソース信号線1 ន

WO 02:02:998

PCT/JP02/09668

PCT:JP02/19668

190

トすることを防止するため、ゲート信号殺1?を構成する金属材料(G Eメタル)に置き換える,ゲート信号機は、火ロノ17の釉圏構造からな て、ソース倡号徴18と共通アノード織962が交差する箇所はショ る金属材料で形成ンでいる。

一般的に、ゲート信号線17のシート抵抗は、ソース信号線18のシ 一ト抵抗より高い,これは、液晶表示装置で一般的である。しかし、有 楼EL去示パネルにおいて、かつ電流駆動方式では、ソース信号線18 を流れる電流は1~5μAと飽少である。 したがって、ソース信号線 1 8の配線抵抗が高くとも電圧降下はほとんご発生せず、良好な画像表示 を宾現できる, 液晶表示装置においては、電圧でソース信号線18に面 象データを響き込む。したがって、ソース信号領18の抵抗値が高いこ 画像を1水平定査期間に番き込むことができない。 iO 2

しかし、本発明の電流駆動方式では、ソース個号線:8の抵抗値が高 く(つまり、シート抵抗値が高い)とも、課題とはならない。したがっ て、ソース信号領18のシート抵抗は、ゲート信号線17のシート抵抗 より高くともよい。したがって、本発明のEL表示パネルにおいて(概 急的には、電流影動方式の表示パネルあるいは表示装置において)、第 104図に図示するように、ソース信号袋18をGEメタルで作製(彫 してもよい (後 成)し、ゲート個号線17をSDメタルで作製(形成) 晶表示パネルと逆)。 16 ន

引き回している。つまり、ゲートドライバ12aとi2bの電源とは同 11.2を駆動する電源配換1051を配置した構成である。電源配接1 0 5 1 はパネルの表示倒域る 0 の右端→下辺→表示領域 2 0 の左境に 戦107図は、蛇99図、斑103図の構成に加えて、ゲートドライ **一になっている。** 

**富号領17Dを選択するゲートドライバ12b (ゲート信号線17bは** しかし、ゲート信号級178を選択するゲードドライバ128(ゲー **信号領17aはTFT11b、TFT11cを制御する)と、** 

R

PCT:JP02/09668

191

.

TFT114を制御し、EL業子15に使れる電流を斬御する)とは、電気亀圧を異ならせることが好ましい。特に、ゲート信号線17aの仮偏(オン電圧-オフ電圧)は小さいことが好ましい。ゲート信号線17aの振幅が小さくなるほど、画業16のコンデンサ19への突き抜け電圧が減少するからである(第1図なごを参照)。一方、ゲート信号線17bはほし業子15を制御する必要があるため、振層は小さくできない。

したがって、第108 図に図示するように、ゲートドライバ12 aの印加電圧はVba (ゲート皆号級17 aのオフ電圧) と、Vla (ゲート管号級17 aのオン電圧) とし、ゲートドライバ:2 aの印加電圧は10 Vbb (ゲート信号級17 bのオフ電圧) と、Vla (ゲート信号線:7 bのオン電圧) とする, Vla < Vlbなる関係とする。なお、VbaとVhbとは、略一致させてもよい。

V n a と V n b とは、略一致させてもよい。 ゲートドライバ I 2 は、通常、NチャンネルトランジスタとPチャン

ネルトランジスタミで構成するが、Pチャンネルトランジスタのみで形15 成することが好ましい。アレイの作製に必要となるマスク数が減少し、製造参留まり向上、スループットの向上が見込まれるからである。したがって、第1回、第2回などに例示したように、画来16を構成するTFTをPチャンネルトランジスタとするとともに、ゲートドライバ13もPチャンネルトランジスタで形成あるいは構成する。Nチャンネルト20ランジスタとアキンネルトランジスタで形成あるいは構成する。Nチャンネルト20ランジスタとアキンネルトランジスタであるいは構成する。Nチャンネルト20万分を設在マスク数は10枚となるが、Pチャンネルトランジスタのみで形成すると必要なマスク数は5枚になる。

しかし、Pチャンネルトランジスタのみでゲートドライバ12などを構成すると、レベルシフタ回路をアレイ基板71に形成できない、Vへ路 ルシフタ回路はNデャンネルトランジスタミアチャンネルトランジスタとで構成するからである。

この鞭槌に対して、本発明では、レベルシフタ回路機能を、電源 I () の 9 1 に内蔵させている,第 1 0 9 図はその奥筋例である。電源 I ()

WO 01/027998

PCT/JP02/09668

192

1091はゲートドライパ:2の駆動電圧、EL茶子15のアノード、カソード電圧、ノースドライバ14の駆動電圧を発生させる。

電流1C1091はゲートドライバ12の5L条子15のアノード、 カソード館圧を発生させるため、高い耐圧の半導体プロセスを使用する シ 必要がある。この耐圧があれば、ゲートドライバ12の駆動する信号電 ごまでレベルシフトすることができる。

したがって、レベルシフトおよびゲートドライバ12の駆動は第109図の構成で実施する。入力データ (画像デーケ、コマンド、制御データ) 992にソースドライバ14に入力される。入力データにはゲート 10 ドライバ12の制角データも含まれる。ソースドライバ14は耐圧(動作電圧)が5(V)である。一方、ゲートドライバ12は動作電圧が15(V)である。ソースドライバ12は動作電圧が15(V)である。ソースドライバ14から出力されるゲートドライバ12と観察回路(IC)1091で行う。第1509回ではゲートドライバ12を制泡するデータ信号も電源1C制御信号1092としている。

●領回路1091は入力されたゲートドライバ12を制御するデータ信号1092を内蔵するレベルシフタ回路でレベルシフトし、ゲートドライバ制御信号1093として出力し、ゲートドライバ12を制御す

8

以下、基核7:に内蔵するゲートドライバ12をPチャンメルのトランジスタのみで構成した本発明のゲートドライバ12について関明をする。先にも説明したように、国森16とゲートドライバ12こをPチャンネルトランジスタでおる。反対に首えば、アナッスルのドランジスタである。反対に首えば、Nチャンネルのトランジスタを用いない状態)ことにより、アレイの作数に必要となるマスク数が減少し、製造歩留まり向上、スルーブットの向上が見込まれる。また、Pチャンネルトランジスタの性能のみの向上

Vt亀圧の低反化(より0(V)に近くするなど)、Vtパラツキの紋 CMOS構造 (Pチャンネルとパチャンネルトランジスタを用い に取り組みができるため、結果として特性改善が容易である。たとえば、 PCT/JPU2/19669 69 る側成)よりも容易に実施できる。

- 一例として、第106図に図示するように、本発別は、表示領域50 の左右に18(シフトレジスタ)ずつ、ゲートドライバ1.2を配置また は形成あるいは構成している,ゲートドライバ13など(固英16のト ランジスタも含む〉は、プロセス温度が4m0度(摂氏)以下の低語ポ リシリコン技術で形成または構成するとして設明するが、これに限定す るものではない,ブロセス温度が450隻(桜氏)以上の高温ポリシリ コン技術を用いて構成してもよく、また、固相(CGS)成長させた半 懐TFTで形成してもよい。また、アモルファスシリコン技術で形成あ 導体膜を用いてTFTなどを形成したものを用いてもよい。その他、 るいは構成したTFFであってもよい。 10 2
  - 一方のゲートドライバ12は、選択側のゲートドライバ12aである。 他方のゲートドライパ12は、EL案子15に流す電流を制御(オ 主として第1図の画条構成を例示して説明をするがこれに扱定するも のではない。第50図、第51図、第54図などの他の画来構成におい ても適用できることは言うまでもない。また、本発明のゲートドライバ ゲート信号領17aにオンオフ電圧を印加し、画楽TFT11を制御す ンオフさせる) するゲートドライバ12bである。本発明の実施例では、 12の構成あるいはその駆動方式は、本発明の表示パネル、表示妄魔あ るいは簡報表示装置との組み合わせにおいて、より特徴ある効果を発揮 する。しかし、他の構成においても特徴ある効果を発揮できることは音 うまでもない。 2 8 恕

なお、以下に説明するゲートドライバ」2の構成あるいは配置形態は 有機氏し表示パネルなどの自己発光デパイスに限定されるものではな い。徳島表示パネルあるいは電磁遊動表示パネルなどにも採用すること

WO 03:027998

PCT:JP02:09668

3

ができる。たとえば、眩晶表示パネルでは、画菜の選択スイッチング茶 子の制句として本発明のゲートドライパ 12の構成あるいは方式を採 用してもよい。また、ゲートドライバ12を2相用いる場合は、1相を 画株のスイッチング茶その選択用として用い、地方を画案において、保 **屋桔合駆動法)と呼ばれるものである。また、第1118、第113図** などで脱明する構成は、ゲートドライバ12だけでなく、ソースドライバ **符容盘の1方の蛸子に接続してもよい,この方式は、独立CC甎動(容** 47 1 4のシフトレジスタ回路などにも採用することができることは旨 までもない。

'n

16四、第20回、第22回、第24回、第26四、第28 第105図、第106図、第107図、第108図、第109図などの 第48图, 第82四、第91四、第92四、第93四、第103四、第104四 鄉13区, ゲートドライバ12として実施あるいは採用することが好ましい。 第29四、第34四、第37四、第40四、第41四、 本発明のゲートドライバ12は、先に説明した第6区、 2 12

第111図は、本発明のゲートドライバ12のプロック図である。説 ト信号線17の数に対応する単位ゲート出力回路1111が形成また 明を容易にするため、4段分しか图示してかないが、基本的には、ゲー は配置される。

ト方向を上下反転制御する2つの反転端子(DIスA、DIRB、これ SCK3)と、1つのスタート端子(データ信号(SSTA))、シフ らは、逆相の信号を印加する)の信号端子から構成される。また、亀源 と、H電頌端子(Vd)などから構成 第111塁に区示するように、本発明のゲートドライバ12(12a, 12b) では、4つのクロック端子 (SCKO. SCK1, SCK2, 経子としてこ 臨液結子(VBB) ន 路

(トランジスタ) で構成しているため、シベルシフタ回路(低電圧のロ 本発明のゲートドライバ12は、すべてPチャンネルのTFT

WO (JAN 27998

PCT/JP02/49668

195

ジック信号を高電圧のロジック信号に変換する回路)をゲートドライバ に内蔵することができない。そのため、第109型などに図示した電源 回路(IC)1091内にレベルシフク回路を配置または形成している。 電源回路(IC) 1091は、ゲートドライバ12からゲート信号線1 7に出力するオン電圧(画案16TFTの選択電圧)、オフ電圧(画案 16TFTの非選択電圧)に必要な電位の電圧を作成する。そのため、 電源IC(回路)1091が使用する半峰体の耐圧プロセスは、十分な 耐圧がある。したがって、電源IC:091でロジック信号をレベルシフト(LS)すると都合がよい。したがって、コントローラ(図示さず)から出力されるゲートドライバ12の戦御信号は、電源IC:091に 入力じ、レベルシフトしてから、本発明のゲートドライバ12に入力する。コントローラ(図示せず)から出力されるゲイバ12にあら、本発明のゲートドライバ12に入力する。コントローラ(図示せず)から出力されるケートドライバ12の戦御信号は、電源IC:091に 人力じ、レベルシフトロでから、本発明のゲートドライバ12に入力する。コントローラ(図示せず)から出力されるゲートドライバ12の戦御信号は、電産に本発明のソースドライバ14などに入力する

また、画森16をPチャンネルのトランジスタで構成することにより、 Pチャンネルトランジスタで形成したゲートドライバ12とのマッチ ングが良くなる、Pチャンネルトランジスタ(第1図の画楽構成では、

WO 03/02/998

PCT:TP02:09668

196

TF〒11b、11c、TFT11d)はL電圧でオンする、一方、ゲートドライバ12もL電圧が選択電圧である。Pチャンネルのゲートドライバは第113因の構成でもわかるが、Lレベルを選択レベルとするとマッチングが良い,Lレベルが長期間保持できないからである。一方、H電圧に会時間保持することができる。

また、EL茶子15に電流を供給する駆動用TFT (第1図ではTFT 11a) もPチャンネルで構成することにより、EL菜子15のカソードが金属薄膜のべた電極に構成することができる。また、アノード電位Vddから順方向にEL茶子15に電流を流すことができる。以上の10 事項から、面無16のトランジスタをPチャンネルとし、ゲートドライバ12のトランジスタをPチャンネルで形成し、ゲートドライバ12のトランジスタをPチャンネルで形成し、ゲートドライバ12のトランジスタをPチャンネルで形成し、ゲートドライバ12のトランジスタをPチャンネルで構成するという事項は単なる設計事項ではな1.

この意味で、レベルシフタ(LS) 回路を、基依71に直接に形成してもよい。 つまり、レベルシフタ(LS) 回路をパチャンネルとPチャンネルトランジスタで形成する。 コントローラ (図示せず) からのロジック信号は、基板71に直接形成されたレベルシフタ回路で、Pテャン20 ネルトランジスタで形式されたゲートドライバ12のロジックレベルに適合するように昇圧する。この昇圧したロジック電圧を前記ゲートドライバ12に印加する。

なお、レベルシフタ回路を半導体チップで形成し、基板71にCOG実装などしてもよい。また、ソースドライバ14は、第109図などにのちらのよりでしているが、基本的に半導体チップで形成し、基板71にCOG実装する。ただし、ソースドライバ14を半導体チップで形成することに限定するものではなく、ポリシリコン技術を用いて基板71に直接に形成してもよい。回業16を構成するトランジスタ11をPチャンネル

2

WO 03/02/998

197

PCIUPOZO9668

で構成すると、プログラム亀流に画茶16からソース倡号換18に流れ出す方向になる。そのため、ソースドライバの単位電荷回路634(第738、第74図などを参照のこと)は、Nチャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ14はプログラム電流Iwを引き込むように同路構成する必要がある。

10

したがって、回来16の駆動用TFT11a(第1辺の場合)がPチャンネルトランジスタの場合は、必ず、ソースドライバ14はプログラム電流1wを引き込むように、単位電流源634をNチャンネルトランジスタで構成する。ソースドライバ14をアレイ基板71に形成するに 30 は、Nチャンネル用マスク (プロセス)とPチャンネル用マスク (プロセス)とPチャンネル用マスク (プロセス)の両方を用いる必要がある。概念的に述べれば、回案16とゲートドライバ12をPチャンネル、ランジスタで構成し、ソースドライバの引き込み電流版のトランジスタはNチャンネルで構成するのが本発明の表示パネル (表示装置)である。

9

16 なお、説明を容易にするため、本発明の実施例では、第1図の画染構成を倒示して説明をする。しかし、画菜16の選択ドランジスタ(禁1)図ではTFT11c)をPチャンネルで構成し、ゲートドライバ12をPチャンネルで構成し、ゲートドライバ12をPチャンネルトランジスタで構成するなどの本発明の技術的思想は、第1図の画案構成に限定されるものではない。たとえば、電流駆動方式の20画案構成では第42図に図示するカレントミラーの画案構成にも適用

20 回素構成では第42図に図示するカレントミラーの画案構成にも適用することができることは含うまでもない。また、電圧駆動方式の画条構成では、第62個に図示するような2つのTFT(選択トランジスタはTFT11a)にも適用することができる。もちろん、第131図、第113図のゲートドライバ12の構3 成も適用でき、また、組み合わせて装置などを構成できる。したがって、以上の説明した事項、以下に説明する事項は、商案構成などに限定されるものではない。

tた、国籍 1 6 の選択トランジスタをPチャンネルで構成と、ゲート

WO 03:027998

PCT;3P03/09668

198

ドライバをPチャンネルトランジスタで構成するという構成は、有機ELなどの自己発光デバイス(表示パネルあるいは表示装置)に限定されるものではない。たとえば、液晶表示デバイスにも适用することができ

反転端子(DIRA、DIRB)は各単位ゲート団力回路1111に対し、共通の倡号が刊加される。なお、第113図の等毎回路図をみれば、理解できるが、反転端子(DIRA、DIRB)は互いに逆極性の電圧値を入力する。また、シフトレジスタの走査方向を反転させる場合は、反転端子(DIRA、DIRB)に印加している電圧の極性を反転させる。

なお、第111図の回路構成は、クロック信号観数は4つである,4 つが本発明では最適な数であるが、本発明はこれに限定するものではない。4つより少なくてもまたは4つより多くてもよい。 クロック信号(SCK 0、SCK 1、SCK 2、SCK 3)の入力は、 は 路接した単位ゲート出力回路 1:11で異ならせている。たとえば、単 位ゲート出力回路 1111aには、クロック端子のSCK 0がOCに、 SCK 2がRSTに入力されている。この状態は、単位ゲート出力回路 1111にも同様である。単位ゲート出力回路 1111aに静接した単 位ゲート出力回路 1111b(次段の単位ゲート出力回路)は、クロッ 20 ク端子のSCK 1がOCに、SCK 3がRSTに入力されている。した

20 ク端子のSCK1がOCに、SCK3がRSTに入力されている。した がって、単位ゲート出方回路1111に入力されるクロック端子は、S CK0がOCに、SCK2がRSTに入力され、次段は、クロック様子 のSCK1がOCに、SCK3がRSTに入力され、さらに次段の単位 ゲート出力回路1111に入力されるクロック様子は、SCK0がOC 25 に、SCK2がRSTに入力された、SCK0がOC 26 に、SCK2がRSTに入力され、こいうように交互に異ならせている。 第113 図が単位ゲート出力回路1111の回路構成である。構成す

159

PCTJP02309669

第112 医は第113図の複数段分におけるタイミングチャートを図 体の動作を理避することができる。動作の理解は、文章で説明するより 第114酉のタイミング チャートを壁解することにより選成されるため、詳細な各トランジスタ 示したものである。したがって、第113図を理解することにより、 も、第113図の等価回路図を参照しながら、 の動作の説明は省略する。

ص

P チャンネルのみでドライパ回路構成を作成すると、基本的にゲート 曾号線17を爿レベル(第113図ではVd亀圧)に催拾することは可 能である。しかし、Lレベル(第113図ではVBB亀圧)に長時間権 持することは困難である。 こかし、國秀行の選択時などの短期間維特は 十分にできる。IN端子に入力された信号と、RST端子に入力された SCKクロックにより、n1が変化し、n2はn1の反転盾号状態とな n2の電位とn4の電位とは同一極性であるが、OC増子に入力さ れたSCKクロックによりn4の竜位レベルはさらに低くねる。この低 ン電圧がゲート信号領17から出力される〉。 S Q あるいはQ 湖子に出 くなるレベルに対応して、Q塊子がその期間、Lレベルに絶替される(オ 力される暦号は、次段の単位ゲート出力回路:111に転送される。 유 끍

第111図、第113酘の回路構成において、IN (INA, INb) 増子、クロック 端子の印加信号のタイミングを制御することにより、第 1:5図 (a) に図示するように、1ゲート信号線17を選択する状態 に殴示するように2ゲート信号線17を選択する 伏您とを阿一の回路構成を用いて実現できる。選択側のゲートドライバ 2 aにおいて, 第115図(a)の伏敷は、1画発行(51a)を同 行ずつシフトする, 第115囚 (b) は、2 國発行を選択する構成であ 路択画茶行は、1画茶行ずつシフトし、かつ隣抜した2画来行が同時に a.51b)の同時選択駆動(ダミー画菜行を偽成する方式)である。 時に選択する駆動方式である(ノーマル駆動)。また、選択百条行は」 る。この駆動方式は、第27図、第28因で説明した複数画条行(5) 七、第1,15区(b) ន 23

WO 41.027998

PCT/JP02/09668

엻

徐に、第115図(b)の駆動方法は、最終的な映像を保 **替する医案行(51a)に対し、國案行51bは予傭充電される。** ため、画家16が書き込み易くなる。つまり、本発明は、 る信号により、2つの駆動方式を切り替えて実現できる。 選択される.

なお、第1:5図(b)は隣接した画業16行を選択する方式である 45、第116図に図示するように、隣接した以外の画素16行を選択し てもよい (第116図は、3酉条行離れた位置の画案行を選択している 実路例である)、また、第113図の構成では、4回菜行の組で制御さ れる。 4 画集行のうち、1 画条行を選択するか、連続した2 画奏行を選 ã 択するかの制御を実施できる。これは、使用するクロック (SCK) 4本によることの制約である,クロック(SCX)8本にねれば、 素行の組で制御を実施できる。 2

水平同期間号に同期して1 画茶行ずつシフトする。また、第1.15図 (b) に図示するように、2 画衆行を選択し、選択位置を1 水平同期信 選択紙のゲートドライバ123の動作は、第115図の動作である。 第115図(ε)に図示するように、1 画奏行を選択し、選択位置を 号に同期して 1 百素行ずつシフトする。 :2

本発明の5L表示パネルを備える電子機器についての実施例に ついて説明をする。第57図は情報端末装置の一例としての携帯型電話 機の平面区である。筺体513にアンテナ511、テンキー512など が取り付けられている。5722~5126が表示色切換キーあるいは 電源オンオフ、フレームレート切り替えキーなどである。

ន

表示色切換キーが1度押されると表示色は8色モードに、つづいて同 −のキーが押されると表示色は256色モード、さらに同一のキーが押 されると表示色は4096色モードとなるようにシーケンスを組んで チとする。なお、別途表示色に対応する変更キーを散けてもよい、この もよい。キーは押下されるごとに表示色モードが変化するトグルスイッ 表示色切換キーは3つ(以上)とな 场合. ĸ

WO 03/02/998

PCT:JP02:09668

表示色切換キーはブッシュスイッチの仏、スライドスイッチなどの治 | 商品位表示」、「256色モード,あるいは「低表示色モ 一ド」と受路器に音声入力することにより表示パネルの表示画面56に のメカニカルなスイッチでもよく、また、音声珍顗などにより切り模え 表示される表示色が変化するように構成する。これは現行の音声33粒技 るものでもよい,たとえば、4096色を受話器に音声入力すること 術を保用することにより容易に実現することができる . 702

示パネルの表示部21に表示させたメニューを触れることにより選択 するタッチパネルでも良い。また、スイッチを押さえる回数で切り換え る、あるいはクリックポールのように回転あるいは方向により切り換え 表示色の切り替えは電気的に切り換えるスイッチでもよく、 るように構成してもよい。

2

また、上述した表示色切換キーの代わりに、フレームレートを切り換 えるキーなどとしてもよい。また、欽画と静止回とを切り換えるキーな どとしてもよい。また、動画と静止回のフレームレートなどの複数の要 件を同時に切り換えるようにしてもよい,また、押され続けると徐々に (連続的に) フレームレートが変化するように構成されていてもよい。 た、半導体チップに複数のコンデン扩を形成しておき、1つ以上のコン デンサを選択し、これらを回路的に並列に接続することにより実現して 変揺钪にしたり、電子ポリウムにしたりすることにより実現できる。 た、コンデンサにはトリマコンデンサとすることにより実現できる。 この場合は発振器を構成するコンデンサC、抵抗Rのうち、 2

ន

なお、表示色などによりフレームレートを切り換えるという技術的思 タや、ノートパンコン、ディスクトップパンニン、機構堕時計など接示 想は携帯型電話機に限定されるものではなく、パームトップコンピュー 画面を有する傀器に広く適用することができる,また、有機SL表示パ ネルに限定されるものではなく、欲晶表示パネル、トランジスタパネル、 絽

WO 03:027998

PCT/JP02,09668

 $^{202}$ 

P L Z T パネル、C R T などにも確用することができる。

たデータは、表示圏面50に投示することができる。CCDカメラの画 の段側にCCDカメラを備えている。このCCDカメラで撮影し画像は 6ピット (6. 5万色)、12ピット (4096色)、8ピット (25 即時に表示パネルの安示画面50に表示できる。CCDカメラで掲影ン 像データは24ビット(1670万色)、18ビット(26万色)、1 第57図では竪示していないが、本発明の機帯型電話機は腐体57 6 色)をキー572入力で切り替えることができる。

つまり、CCDカメラからの画像データが内蔵メモリの容量以上の時は、 表示データが12ピット以上の時は、誤差拡散処理を行って表示する。 筑差拡散処理などを実施し、云示色数を内蔵函像メモリの容量以下とな るように函像処理を行う。 **₽** 

面の内蔵R AMを具備しているとして説明する。モジューが外部から送 の内蔵画像RAMに格納され、この内蔵画像RAMから画像データを読 で1画 られてくる画像データが4096色の場合は、直接ソースドライバ14 今、ソースドライバ14には4096色 (RGB各4ピット) み出し、投示画画50に画像を表示する。 9

画像データが26万色(G:6ピット、R、B:5ピットの計16ピ ット)の場合は、蝦差拡散コントローラの演算メモリにいったん格納さ れ、かつ同時に誤差拡散あるいはディザ処理を行う資質回路で誤差拡散 あるいはディザ処理が行われる。この誤差썹散処理などにより16ピッ トの画像データは内蔵画像RAMのピット数である12ピットに弦換 されてソースドライバ14に転送される。ソースドライバ14はRGB 各4ピット(4096色)の画像データを出力し、表示画面50に画 **を表示する。** ន ន さらに、本発明のEL表示パネルあるいはEL表示毎曜もしくは駆動 58図は本発明の実施の形態におけるビューファインダの断面図 方法を採用した実施の形態について、図面を参照しながら説明する。

WO 0X/027998

PCT/JP02/09668

203

である。但し、散明を容易にするため模式的に描いている。また一部は 大あるいは箱小した筐所が存在し、また、省路した箇所もある。たとえ ば、第58図において、接眼カバーを省略している。以上のことは他の 区面においても該当する。

- 表示パネル(表示装置)574から出射した送光がポデー513の内面 で記反射し表示コントラストの低下を防止するためである。また、表示 パネルの光出射側には位相仮(11/4板など)108、偏光板109な 按眼リング581には拡大レンズ582が取り付けられている。 観察 どが配置されている。このことは第10図、第11匁でも説明している。 ボデー573の裏面は暗色あるいは異色にされている。これは、 音は接眼リング581をポデー573内での挿入位置を可愛して、 パネル574の表示画像50にピントがあうように調整する。 Ŋ
  - また、必要に広じて表示パネル5?4の光出射側に凸レンズ583を 配置すれば、拡大レンズ582に入射する主光線を収束させることがで きる。そのため、拡大レンズ582のレンズ径を小さくすることができ ピューファインダを小型化することができる。 53

第59図はデジタルピデオカメラの斜視図である。ピデオカメラは撮 撮影レンズ部592とピューファインダ部573とは背中合わせとな ピューファインダ (第58辺も参照) 573には接眼 カパーが取り付けられている、観察者(ユーザー)はこの接眼カバー筆 影 (極像) レンズ部 5 9 2 とデジタ ルビデオカメラ本体 5 7 3 と 具満 い から表示パネル574の表示餌50を観察する。 っている。また、 ន

また、本発明のEL表示パネルである表示部50は表示モニターとし ても使用されている。表示部50は支点591で角度を自由に調整でき る。表示部50を使用しない時は、格納部593に格納される。 8

スイッチ594は以下の機能を実施する切り替えあるいは釣御スイ ッチである。スイッテ594は表示モード切り替えスイッチである。ス ッチ594は、携帯型電話機などにも取り付けることが好ましい。

WO 0.1/027998

PCTXJP02/09668

204

の表示モート切り替えスイッチ594について説明をする,

本発明の駆動方法の1つにN倍の電前をEL素子15に流し、1Fの 1 / Nの期間だけ点灯させる方法がある。この点灯させる期間を変化さ せることにより、明るさをデジタル的に変更することができる。たとえ ば、N=4として,EL条子15には4倍の電流を強す。点灯期間を1 /Nとし、M=1、2、3、4と切り替えれば、1倍から4倍までの明 Ġ 5, 2, 3, るさ切り替えが可能となる。なお、M=1、1. 6 などと変更できるように構成してもよい,

ブするために、表示輝度を低下さざる構成に月いる。また、ユーザーが たとえば 国面50を非常に明るく表示し、一定の時間を経過した後は、電力セー 屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面 が全く見えなくなるからである。しかし、高い障度で表示し続けるとE 時間で通常の輝度に復帰させるように構成しておく。さらに、高輝度で 表示させる場合は、ユーザーがボタンを押すことにより表示障度を高く し寮子15は急激に劣化する。そのため、非常に明るくする場合は、 以上の切り替え動作は、携帯型電話機の電源をオンしたときに、 希望する明るさに設定する機能としても用いることができる。 できるように構成しておく。 2 24

くか、設定モードで自動的に変更できるか、外光の明るさを検出して自 したがって、ユーザーがボタン594で切り替えできるようにしてお 的的に切り替えできるように構成しておくことが好ましい,また、表示 쮁度を50%、60%、80%などこユーザーなどが設定できるように 簡成しておくことが好ましい。 ន

なお、表示画面50ぱガウス分布表示にすることが好ましい。ガウス 分布表示とは、中央超の角度が明るく、周辺部を比較的暗くする方式で ある. 視覚的には、中央部が明るければ周辺部が箱くとも明るいと感じ られる。主観評価によれば、周辺部が中央部に沈較して70%の輝度を 段っておれば、現党的に逐色ない。 さらに低減させて、50%輝度とし S

WO 02/02/998

203

てもほぼ、問題がない。本発明の自己発光型表示パネルでは、以前に説 Mの欺闘だけ点灯ささる方法)を用いて適面の上から下方向に、ガウス 明したい倍パルス駆動(N.伯の電流をEL条子15に试し、1Fの1/ 分布を発生させている。

- **毕速度を変頻することなどにより実現する、画匠の左右の明るさ変調は、** 具体的には、画面の上部と下部とでは心の値を大きくし、中央部でM の値を小さくする。これは、ゲートドライバ12のシフトレジスタの動 テープルのデータと映像データとを乗算することにより発生させてい 輝度が1 0 0 %の場合こ比较して的 2 0 %の低消費電力化が可能であ 以上の動作により、周辺輝度(百角0.9)を50%にしたこき、
  - る。周辺輝度(画角0.9)を10%にした時、輝度が100%の場合 と比較して約15%の低消費電力化が可能である。 2
- なお、ガウス分布表示をオンオフできるように切り替えスイッチなど を設けることが好ましい。たとえば、虽外などで、ガウス表示させると 国西周辺部が全く見えなくなるからである。 したがって、ユーザーがポ タンで切り替えできるようにしておくか、設定モードで自動的に変更で きろか、外光の明るさを検出して自動的に切り容えできるように構成し ておくことが好ましい、また、周辺輝度を50%、60%、80%とユ **一ザーなどが設定できるように構成しておくことが好ましい。** 13
- 彼晶表示パネルではパックライトで固定のガウス分布を発生させて したがって、ガウス分布のオンオフを行うことはできない。ガウ ス分布をオンオフできるのは自己発光型の表示デバイス体有の効果で 8
- また、フレームレートが所定の場合、室内の蛍光灯などの点灯状態と 干渉してフリッカが発生することがある。例えば、蛍光灯が60H2の 交流で点灯している場合、EL表示案子15がフレームレート60H2 で動作していると、彼妙な干渉が発生し、画面がゆっくりと点成してい るように感じられることがある。これを避けるためにはフレームレート ĸ

WO 03:027998

PCTUPPLEM9668

PCT/JP02/09668

206

を変更すればよい。本発明はフンームレートの変更機能を付加している。 Mの期間だけ点灯させる方法)において、NまたはMの値を変更できる また、N倍バルス慰動(N倍の電流をEL菜子15に前し,1Fの1/ ように構成している

複数回おさえることにより 以上の機能をスイッチ 594で実現できるようにする。スイッチ 5 4 は表示国面50のメニューにしたがって、 以上に説明した機能を切り替え実関する。

た、どのような表示状態にあるかをユーザーがすぐに認識できるように、 なお、以上の事項は、携帯型電話機だけに限定されるものではなく、 モニターなどに用いることができることはいうまでもない。ま 表示画面にアイコン表示をしておくことが好ましい。以上の事項は以下 の學項に対しても回檢である。 テンド

유

本実筋の形態のE1表示装置などはデジタルビデオカメラだけでな く、第60図に示すようなデジタルスチルカメラにも適用することがで きる。表示装置はカメラ本体601に付属されたモニター50として用 いる。カメラ本体601にはシャッタ603の他、スイッチ594が取 り付けられている。

10

ため、本発明では第61図に示すように表示パネルに外枠611をつけ、 以上は表示パネルの表示関述が比較的小型の場合であるが、30イン テ以上のような大型になるこ表示画面50かたわみやすい, その対策の

外枠611をつりさげることができるように固定部材614を備えて いる。この固定部材614を用いて、壁などに取り付ける, 20

しかし、表示パネルの画面サイズが大きくなると單畳も大きくなる。 そのため、表示パネルの下側に削取り付け部613を配置し、 612で表示パネルの簠盤を保持できるようにしている

22

**符Bに示すように伸縮できるように構成されている。そのため、狭い場 即612は矢符Aに示すように左右に移動でき、また、脚612は矢** 所であっても费示装置を容易に設置することができる。

WO 04/02/1998

PCTJJP02/09668

207

第61図に示すテレビでは、画面の表面を保護フィルム (保護板でもよい)で故覆している。これは、表示パネルの表面に物体があたって破損することを防止することが1つの目的である。保護フィルムの表面にはA1Rコートが形成されており、また、表面をエンボス加工することによりを表示パネルに外の状況(外光)が映り込むことを抑制している。また、保護フィルムと表示パネルとの間にピーズなどを散布することにより、一定の空間が配置されるように構成されている。さらに、保護フィルムの関面に微細な凸部を形成し、この凸部で表示パネルと保護フィルムとの間に空間を保持させる。このように空間を保持することにより、り保護フィルムからの衝撃が表示パネルに伝達することを抑制する。

また、保護フィルムと表示パネルとの間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエボキンなどの固体階指などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が優篤材として機能するか。 らである。

保護フィルムとしては、ポリカーボネートフィルム(板)、ポリプロピレンフィルム(板)、アクリルフィルム(板)、ポリエスチルフィルム(板)、アクリルフィルム(板)、ポリエスチルフィルム(板)、アクメルム (板)などが倒示される。その他エンジニアリング機能フィルム(ABSなど)などを用いることができることは音200つませい。また、強化ガラスなど無機材料からなるものでもよい。保護フィルムを配置するかわりに、表示パネルの表面に対して、エボキン階部、フェノール道路、アクリル樹脂などを0.5mm以上2.0mm以下の厚みでコーティングすることでも同様の効果が得られる。また、これらの樹脂表面にエンポス加工などをすることも有効である。

また、保護フィルムあるいはコーティング材料の表面をフッ装コートすることも効果がある、表面についた汚れを洗剤などで容易にふき落とすことが可能となるからである。また、保護フィルムを厚く形式し、フロントライトと兼用するようにしてもよい。

WO 03:027998

PCT/JP02/09668

208

本発明の実施例における表示パネルは、3辺フリーの構成と組み合わせることも有効であることはいう気でもない。特に3辺フリーの構成は 国素がアモルファスシリコン技術を用いて作製されているときに有効 である。また、アモルファスシリコン技術で用いて作製されているときに有効 である。また、アモルファスシリコン技術で形成されたパネルでは、ト 5 ランジスタ葉子の特性パラツキのプロセス制砂が不可能であるため、本 発明のN値パルス駆動、リセット駆動、ダミー回義駆動などを実施する ことが好ましい。したがって、本発明におけるトランジスタなどは、ポ リシリコン技術によるものに限定するものではなく、アモルファスシリ コンによるものであってもよい。

- 10 なお、本発明のN倍パルス郵動(第13回、第16回、第19回、第20回、第22回、第24回、第30回などを参照)などは、低温ボリンリコン技術でトランジスタ11を形成して表示パネルと同様、アモルファスシリコン技術で・ランジスタ11を形成した表示パネルに有効である。アモルファスシリコンのトランジスタ11では、隣接したトラリンスタの特性がほぼ一致しているからである。したがって、加算した電流で駆動しても個々のトランジスタの駆動電流はほぼ目標値となっている(特に、第22回、第24回、第30回のN倍パルス駆動はアモルファスシリニンで形成したトランジスタの画業構成において有効である)。
- 30 また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノードブック型およびデスクトップ型パーソナルコンピュータにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、脱時計およびその表示装置にも適用できる。

ន

WO 03:027998

క్ష

PC7/JP02;09668

のモニター、表示パネル用バックライトあるいは家庭用もしくは業務用 さらに、家庭電器機器の表示モニター、ポケットゲーム機器およびそ の照明装盤などにも適用あるいは応用展開できることは善うまでもな これは、RGBの国発をストライプ状あるいはベットマトじックス状に また、広告あるいはボスターなどの表示装置、RGBの信号器、警報表 い,既明接置は色温度を可変にできるように構成することが好ましい。 これらに流す電流を調整することにより角塩度を変更できる **示灯などにも応用できる.** 形成し、

G

スキャナの光澈としても有機EL表示パネルは有効である。ス GBのドットマトリックスを光頌として、対象物に光を照射し、画像を 競み取る。もちろん、単色でもよいことは言うまでもない。また、アク ティプマトリックスに隠定するものではなく、単純マトリックスでもよ い,色温度を闕路できるようにすれば画像節み取り特度も向上する。

ខ្ព

また、液晶表示装置のパックライトにも有機EL表示装置は有効であ る. EL表示装置 (バックライト) のRGBの画案をストライプ状ある いはドットマトリックス状に形成し、これらに汚す電流を調整すること 面光頃であるから、画面の中央館を明るく、間辺部を暗くするガウス分 布を容易に構成できる。また、R、G、B光を交互に走査する、フィー ルドシーケンシャル方式の筱晶表示パネルのパックライトとしても有 効である、また、バックライトを点波しても黒挿入することにより動画 表示用などの液晶表示パネルのパックライトとしても用いることがで により色温度を変更でき、また、明るさの間整も容易である。 Ç ន

なお、第1因などの図面では、本発明におけるEL茶子15をOLE 本発明におけるEL蒜子15はOLEDに限られるわけではなく、 衰子 15に流れる亀流塁によって輝度が制労されるものであればよい。その ような兼子としては無機臣し拳子が倒示される。その尚、半導体で構成 Dこして捉えてダイナードの配号を用いて示している。しかしながら 20

WO 03/027998

PCT;JP02/09668

210

ドが例示される。その他、発光トランジスタでもよい。また、菜子15 は必ずしも整流性が要求されるものではない。双方向性ダイオードであ される白色発光ダイオードが例示される。また、一般的な発光ダイオ ってもよい。

節が引らかである。従って、上記説明は、例示としてのみ解釈されるべ きであり、本発明を実行する最良の旅様を当業者に教示する目的で提供 上記説明から、当業者にこっては、本発明の多くの改員や怕の実格形 されたものである,本発明の精体を逸別することなく、その構造及び/ 又は機能の評細を東質的に変更できる。 S

(産業上の利用の可能性) 유

本発明に係るEL表示装置は、確型のテレビ, デジタルビデオカメラ. デジタルスチルカメラ、携帯型電話機などの表示部として有用であ

KO 03/027998

PCT/JP02/09668

112

職がの語

圕

5 1. 複数のソース信号稿と、前記ソース信号線を介して供給される電 流に応じた幅度で発光する複数のEL業子と、前記ソース信号線を介し て画像の階調に応じた電流を前記EL業子に供給するソースドライバとを備えるEL表示装置において、

前記ソースドライバは、

10 基準信号を生成する基準信号生成手限と、

前記基準信号生成手段によって生成された基準信号を電流にて出力する第1億済源と,

前記ソース信号策に対応して複数設けられ、それぞれが、前記第1亀 流頭によって出力された基準信号を電圧にて受け渡すように構成されて

いる第2電流源とを具備し、 前記第2電流源のそれぞれが有している基準信号を用いて前記画像の 階間に広じた電流を生成するように構成されている、EL表示装置。

12

2. 前記第2電流版のそれぞれには、選択された場合に前記基準倡号を電流にて出力するように構成されている単位トランジスタが複数技術

なれ

ଛ

前記ソースドライパは、前記画像の路調に応じてしまたは複数の前記単位トランジスタを選択するように構成されており、

表示可能な階類数をKとし、前記単位トランジスタの大きさをSt (平方 $\mu$ m) としたとき、A0SK/(St) '''かつSt $\leq$ 300の関係を満足するように構成されている簡次の範囲第1項に記載のEL表

3. 前記複数の第2電流源は、2平方mm以下の質域内に形成されている請求の範囲第1項に記載のEL表示装置。

WO 03/02/998

PCT/JP02;09668

212

4. 前記ソースドライバには、前記EL条子から発せられる光が前記第1亀前原および再2電前源に照射されることを防止するための遮光鏡が形成されている輸水の鉱囲第1項に記載のEL表示装置。

前記ソースドライバは、

第1単位電流を出力する複数の単位トランジスタを合んでなり、前配第1単位電流を組み合わせることにより所望の電流を前配EL素子に出力する第1電流出力回路と、

2

前記第1単位電流よりも大きい第2単位電流を出力する複数の単位トランジスタを含んでなり、前記第2単位電流を組み合わせることにより下望の電流を前記EL茶子に出力する第2電流出力回路とを具備し、

- 15 表示すべき階間が所定の階略よりも低い場合に、該表示すべき储鋼に 応じた電流を出力すべく前記第1電流出力国路を動作させ、表示すべき 啓顕が所定の階間以上の場合に、該表示すべき路圏に応じた電流を出力すべく前記第2電流出力回路を動作させると共に、所定の電流を前記第1電流出力回路に出力させるように構成されている、足し表示装置。
- 20 6. 刺配第2電芒の六きさは、前記第1電茂の大きさの4倍以上8倍以下である諸求の範囲第5項に記載の5L表示装置。
- 7. 前記ソースドライパには、前記とし条子から発せられる光が前記第1を流出力回路および第2電流出力回路に照射されることを防止するための選光膜が形成されている前状の範囲第5項に記載のE1表示装置。
  - 25 8. 請求の範囲第2項に記載のEL表示装置を遵え、前記BL表示装置に対して画像倡号を出力するように脅成されている電子機器。
- E L 弟子がマトリックス状に形式された表示領域と、 前記E L 衆子に映像信号を電流として供給するソースドライバとを具

213

哲配ソースドライバは、

命 で

基準電流を発生する基準電形発生手段と、

前記基準電流発生手段からの基準電流が入力され、かつ前記基準電売

- に対応する第1の鑑戒を出力する第1の電ボ源と 'n
- かり酢配筋 前記第1の亀流源から出力される第1の亀流が入力され、 の電板に対応する第2の電流を出力する第2の電流版と、
- かし非問形 前記第2の亀流版から出力される第2の電流が入力され、
- 前記第3の電液源から出力される第3の電流が入力され、かつ入力巨 2の電流に対応する第3の電流を出力する第3の電気源と 9
- 像データに対応して前記第3の電流に対応する単位電流を前記SL菜子 に出力する複数の単位電流源こを有していることを特徴とするELカテ
- EL菜子がマトリックス状に形成された表示領域と、 .01
- 前記5L粽子に映像信号を電流として供給するソースドライバとを具 2

前記ソースドライパは、複数の単位トランジスタを有し、

前記単位トランジスタは、入力された映像信号の大きさに対応して選 訳された場合に単位電流を出力するように構成されており、

- 表示可能な階観数をKとし、前記単位トランジスタの大きさをSt(平 カゴm) としたとき、40幺K/ (SI) いかつSIN300の販係や **角足するように梅成されていることを特徴とするEL表示装置** ೫
- **5L素子がマトリックス状に形成された衷示領域と、** 1.

前記EL菜子に決燥信号を電流として供給するソースドライバとを具

論 て. 恕 前記ソースドライパは、第1のトランジスタと、前記第1のトランジ スタとカレントミラー接続された複数の第2のトランジスタからなるト ランジスタ群とを有し、

WO 03/027998

PCT; JP02;09668

PCT/JP01/09668

214

前記トランジスタ群は2平方mm以内の範囲に形成されていることを 特徴とするEL表示装置。

- 前配第1のトランジスタは、複数の単位トランジスタから構成 12. 약
- 政権数の単位トランジスタは、2平方mm以内の範囲に形成されてい ることを特徴とする語水の範囲第11項に記載のEL表示装置

S

- **5し菜子を有する目素がマトリックス状に形成された表示低域**
- 前配回案に形成されたトランジスタ粽子と、
- 前記トランジスタ衆子をオンオフ制御するゲートドライバと、 ន
- 前起トランジスタ素子に映像信号を供給するソースドライバとを具備
- 前記ゲートドライパは、Pチャンネルトランジスタで構成されており、 **アチャンネルトランジスタ** 前記画素に形成されたトランジスタは、
- 子にあり

13

- 半導体チップで構成されていることを特徴と 前記ソースドライバは、 するEン表示装置。
- と前紀氏し衆子間の経路を形成する第1のスイッチング衆子と、前記쬢 駆覧用トランジスタと、前記駆動用トランジスタ 日し森子と、
- 動用トランジスタとソース信号祭覧の徭路を形成する第2のスイッチン **グ来子とが、マトリックス状に形成された表示領域と** ន

**前記第1のスイッチング奈子をオンオフ制御する第1のゲートドライ** バな、

前記第2のスイッチング禁子をオンオフ制御する第2のゲートドライ

前記、ランジスタ案子に映像信号を印加するソースドライパとを具備 XY.

ĸ

前紀ゲートドライバは、アチャンネルトランジスタで構成されており


ㅂ


項に記載のEL表示装置。

PCT/JP02/19668


R664 ZQ/ZD O.M

シフト動作することを特徴とする範囲第13項または請求の範囲第14 とする훪状の範囲第13項または臍求の範囲第:4項に記載のEL表示 するEL表示装置。 ャンネルトランジスタ索子であり、 前記ソースドライバは、华準体チップで模成されていることを特勢と 前記画案に形成されたトランジスタおこびスイッチング案子は、Pチ 前配ソースドライバは、映像信号を電流で出力することを特徴 前紀ゲートドライバは、4つのクロック信号により、データを







第3図





- 50 表示画面
- 51 舎き込み画素(行)
- 52 非表示幽素(非表示領域、非点灯領域)
- 53 表示画案(表示領域、点灯領域)





第5図































154/138



















第22図




第23図


128/138

PCT/JP02/09668







09/14/2007 FRI 15:47 [TX/RX NO 7191] 20082




26/117


WO 03:027998



































PCT/JP02:09668


WO 03/027998


图 6 8 葉













WO 03:027998





## 图 2 7 集

PCTJP0209668

